单线传输方法、芯片以及通信系统技术方案

公开了一种单线传输方法、芯片以及通信系统，其中，该单线传输方法包括：通过单线接收X组待传输数据以及位于每组待传输数据之前的触发标志和位于每组待传输数据之后的结束标志，X为大于0的正整数，每组待传输数据由跳变沿的数目来表示；确认所述触发标志；确认所述触发标志之后，对跳变沿进行计数，根据所述计数进行译码，直到接收到结束标志为止，并且每当接收到结束标志之后重新对跳变沿进行计数和译码。数据传输时间更短，提高了数据传输效率。

【技术实现步骤摘要】
单线传输方法、芯片以及通信系统
本专利技术涉及集成电路设计与通信领域，更具体地涉及一种单线传输方法、芯片以及通信系统。
技术介绍
现有的通讯接口例如I2C、SPI、SMBUS等均需要至少两条传输线，一条传输数据，另一条传输时钟。若能利用一条传输线实现数据和时钟的传输，则可以减少电路中的引脚数目，避免不同传输线间信号同步化问题或者接收端与发送端之间时钟不同步等问题。图1示出现有的单线传输方法的信号示意图，如图1所示，在起始信号INIT结束之后，当接收端检测到CTRL信号的第一个下降沿时即被使能开始接收数据(如波形ENABLE所示)，并根据CTRL信号而对应产生频率(如频率波形所示)，同时接收端计数器开始在预设传输时间TCOUN内对CTRL信号的上升沿进行计数。在预设传输时间TCOUN期间出现K个上升沿表示传输的数据为K，K为大于0的正整数。如果传输的数据为0，则在预设传输时间TCOUN内CTRL信号不出现上升沿。现有技术的传输方法的不足之处在于：不论传输的数据是多少，都需要至少预设传输时间TCOUN的计数时间，当传输的数据较大时，需要增大预设传输时间TCOUN的时间。当传输的数据较小时，仍需等待预设传输时间TCOUN结束才能完成数据传输。会导致现有的传输方法的通用性较差，数据传输效率较低。
技术实现思路
有鉴于此，本专利技术的目的在于提供一种单线传输方法以及包含该单线传输方法的芯片以及通信系统，进一步提高数据传输的效率。根据本专利技术的一方面提供的一种单线传输方法，包括：通过单线接收X组待传输数据以及位于每组待传输数据之前的触发标志和位于每组待传输数据之后的结束标志，X为大于0的正整数，每组待传输数据由跳变沿的数目来表示；确认所述触发标志；确认所述触发标志之后，对跳变沿进行计数，根据所述计数进行译码，直到接收到结束标志为止，并且每当接收到结束标志之后重新对跳变沿进行计数和译码。优选地，所述结束标志由持续第一预设时间的高电平或者低电平来表示。优选地，所述跳变沿包括上升沿、或下降沿、或两者的组合。优选地，所述X组待传输数据中的第1组待传输数据之前的触发标志前面设有传输起始标志，所述X组待传输数据中的最后一组待传输数据之后的结束标志后面还设有传输完成标志，所述单线传输方法还包括：在接收到所述传输完成标志之后完成对所述X组待传输数据的译码。优选地，所述传输起始标志由持续第二预设时间的高电平或者低电平来表示；所述传输结束标志由持续第三预设时间的高电平或者低电平来表示。优选地，所述第1组的待传输数据的触发标志由上升沿或下降沿来表示；所述第2至X组的待传输数据的触发标志由上升沿或下降沿以及之后的第四预设时间的高电平或低电平来表示。优选地，所述第1至X组的待传输数据的触发标志由上升沿或下降沿以及之后的第四预设时间的高电平或低电平来表示。优选地，所述第四预设时间小于所述第三预设时间。优选地，X＝3，所述X组待传输数据包括第一组待传输数据、第二组待传输数据和第三组待传输数据，所述第一组待传输数据表示存储地址，所述第二组待传输数据表示读写标识，所述第三组待传输数据表示存储数据；所述根据所述计数进行译码包括：将所述触发标志之后的第一组待传输数据对应的跳变沿计数转化成地址，将所述第二组待传输数据对应的跳变沿计数转化成读写标识，将所述第三组待传输数据对应的跳变沿计数转化成存储数据。根据本专利技术的另一方面提供一种单线传输方法，包括：通过单线接收N比特待传输数据，所述N比特待传输数据以M比特为一组，包括N/M组，以及位于每组待传输数据之前的触发标志和位于每组待传输数据之后的结束标志，每组待传输数据由K+1个跳变沿来表示；确认所述触发标志；确认所述触发标志之后，对K+1个跳变沿进行计数，根据所述计数进行译码，直到接收到结束标志为止，并且每当接收到结束标志之后重新对所述跳变沿进行计数和译码，其中，所述K为大于等于零的整数，根据所述K+1个跳变沿得到计数值为K，且所述K表示二进制M比特的等效数值，N和M为大于0的正整数，N可以被M整除。优选地，n＝TST/TD，则传输N比特数据共需要的传输时间T为(N/M)*(n-1+2M+1)*TD，其中所述TST表示第一预设时间，所述TD表示每组待传输数据的脉冲宽度。优选地，N＝8，所述传输时间T最短时，n与M之间的关系满足：当n≤1时，M＝1；当1＜n≤17时，M＝2；当17＜n≤449时，M＝4；当n＞449时，M＝8。优选地，M＝1，根据所述计数进行译码包括：当所述跳变沿的计数为第一数值时，译码为0，当所述跳变沿的计数为第二数值时，译码为1。优选地，M＝2，根据所述计数进行译码包括：当所述跳变沿的计数为第一数值时，译码为00；当所述跳变沿的计数为第二数值时，译码为01；当所述跳变沿的计数为第三数值时，译码为10；当所述跳变沿的计数为第四数值时，译码为11。根据本专利技术的第三方面提供一种芯片，其特征在于，根据上述的单线传输方法传输数据。根据本专利技术的第四方面提供一种通信系统，其特征在于，根据上述的单线传输方法传输数据。综上所述，本专利技术提供的单线传输方、芯片以及通信系统，利用单传输线传输数据，在每组数据传输完成后采用提供结束标志ST来表示数据传输结束，不需要在数据传输过程中固定数据传输时间，消除了数据传输时间对数据长度的限制，可以兼容传输较大的数据。同时当传输较小数据例如K＝0时，数据传输时间更短，提高了数据传输效率。同时利用该单线传输方法的芯片可以减少电路中的引脚数目，节约芯片面积，节约成本，改善封测可靠性，改善信号同步等。在本专利技术其他的实施例中，将N比特的待传输数据分为[N/M]段每段M比特进行传输，进一步提高了传输效率；同时在地址位后增加了读/写位，以对寄存器进行读或者写操作。附图说明通过以下参照附图对本专利技术实施例的描述，本专利技术的上述以及其他目的、特征和优点将更为清楚。图1示出现有的单线传输方法的信号示意图。图2示出本专利技术第一实施例的连续数据的传输方法的信号示意图。图3示出本专利技术第二实施例的单比特数据的传输方法的信号示意图。图4示出本专利技术第三实施例的多比特数据的传输方法的信号示意图。图5示出本专利技术第四实施例的传输方法的写模式下的信号示意图。图6示出本专利技术第四实施例的传输方法的读模式下的信号示意图。具体实施方式以下将参照附图更详细地描述本专利技术。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，在图中可能未示出某些公知的部分。图2示出本专利技术第一实施例的连续数据的传输方法的信号示意图。其中，图2示出的是接收端电路收到的总线信号的两种实施例，这两种总线信号的不同在于背景电位不同，一个为高电平电位，另一个为低电平电位。本专利技术第一实施例提供的传输方法包括：确定一个传输起始标志INIT，传输起始标志INIT例如为持续第二预设时间的高电平信号，如图2上方所示。或者为持续第二预设时间的低电平信号，如图2下方所示。在传输起始标志INIT之后提供一个触发标志SA表示本次传输开始，触发标志SA例如为总线信号CTRL的第一个下降沿或者上升沿，当然也可为更复杂的触发信号。图2上方实施例的触发标志SA以下降沿为例，而图2下方的触发标志SA以上升沿为例。触发标志SA触发接收端计数器，本文档来自技高网...

【技术保护点】
1.一种单线传输方法，包括：通过单线接收X组待传输数据以及位于每组待传输数据之前的触发标志和位于每组待传输数据之后的结束标志，X为大于0的正整数，每组待传输数据由跳变沿的数目来表示；确认所述触发标志；确认所述触发标志之后，对跳变沿进行计数，根据所述计数进行译码，直到接收到结束标志为止，并且每当接收到结束标志之后重新对跳变沿进行计数和译码。

【技术特征摘要】
1.一种单线传输方法，包括：通过单线接收X组待传输数据以及位于每组待传输数据之前的触发标志和位于每组待传输数据之后的结束标志，X为大于0的正整数，每组待传输数据由跳变沿的数目来表示；确认所述触发标志；确认所述触发标志之后，对跳变沿进行计数，根据所述计数进行译码，直到接收到结束标志为止，并且每当接收到结束标志之后重新对跳变沿进行计数和译码。2.根据权利要求1所述的单线传输方法，其中，所述结束标志由持续第一预设时间的高电平或者低电平来表示。3.根据权利要求1所述的单线传输方法，其中，所述跳变沿包括上升沿、或下降沿、或两者的组合。4.根据权利要求1所述的单传输传输方法，其中，所述X组待传输数据中的第1组待传输数据之前的触发标志前面设有传输起始标志，所述X组待传输数据中的最后一组待传输数据之后的结束标志后面还设有传输完成标志，所述单线传输方法还包括：在接收到所述传输完成标志之后完成对所述X组待传输数据的译码。5.根据权利要求4所述的单线传输方法，其中，所述传输起始标志由持续第二预设时间的高电平或者低电平来表示；所述传输结束标志由持续第三预设时间的高电平或者低电平来表示。6.根据权利要...

【专利技术属性】
技术研发人员：李东，杨毓俊，
申请(专利权)人：北京集创北方科技股份有限公司，
类型：发明
国别省市：北京,11