用于三维存储器阵列的热绝缘制造技术

本发明专利技术描述用于三维存储器阵列的方法、系统及装置。存储器单元可在暴露于高温时转换，所述高温包含与相邻单元的读取或写入操作相关联的高温，从而破坏存储于所述存储器单元中的数据。为防止此热干扰效应，存储器单元可由包含一或若干界面的热绝缘区域彼此分离。所述界面可通过将不同材料彼此层叠或在形成期间调整材料的沉积参数而形成。所述层可使用例如平面薄膜沉积技术产生。

Thermal insulation for three-dimensional memory arrays

The present invention describes methods, systems and devices for three-dimensional memory arrays. The memory unit may be converted when exposed to high temperature, which includes high temperatures associated with read or write operations of adjacent units, thereby destroying data stored in the memory unit. To prevent this thermal interference effect, memory cells can be separated from each other by thermal insulation regions containing one or more interfaces. The interface can be formed by overlapping different materials with each other or adjusting deposition parameters of materials during formation. The layer can be generated using, for example, a planar film deposition technique.

【技术实现步骤摘要】
【国外来华专利技术】用于三维存储器阵列的热绝缘交叉参考本专利申请案主张由凡蒂尼(Fantini)在2016年4月1日申请的标题为“用于三维存储器阵列的热绝缘(ThermalInsulationforThree-DimensionalMemoryArrays)”的第15/088,475号美国专利申请案的优先权，所述申请案转让给本案受让人。
技术介绍
下文大体上涉及存储器装置且更具体来说涉及用于三维存储器阵列的热绝缘。存储器装置广泛用于在例如计算机、无线通信装置、相机、数字显示器及类似者的各种电子装置中存储信息。通过编程存储器装置的不同状态而存储信息。例如，二进制装置具有两种状态，通常由逻辑“1”或逻辑“0”表示。在其它系统中，可存储两个以上状态。为存取所存储的信息，电子装置的组件可读取或感测存储器装置中的所存储的状态。为存储信息，电子装置的组件可写入或编程存储器装置中的状态。存在多个类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、只读存储器(ROM)、快闪存储器、相变存储器(PCM)及其它。存储器装置可为易失性或非易失性。即使无外部电源，非易失性存储器(例如PCM)仍可维持其存储逻辑状态达延长时间段。易失性存储器装置(例如DRAM)可随时间失去其存储状态，除非其由外部电源周期性地刷新。改进存储器装置可包含增加存储器单元密度、增加读取/写入速度、增加可靠性、增加数据保留、减少电力消耗或减少制造成本以及其它度量。PCM可为非易失性且可提供与其它存储器装置相比的改进读取/写入速度及持久性。PCM也可提供增加存储器单元密度。例如，对于PCM，三维存储器阵列可为可行的。一些存储器类型在操作(例如读取或写入存储器单元)期间可产生热量。例如，PCM存储器单元在读取或写入操作期间可加热到高温。其它存储器类型或存储器单元操作也可产生热量。此加热可增加相邻存储器单元的温度，这可破坏阵列的所存储的数据。此加热可使阵列无法可靠存储数据或对存储器单元间隔施加约束，这可抑制未来成本节省或存储器阵列性能的增加。附图说明本文的揭示内容指代且包含以下图：图1说明根据本专利技术的各种实施例的支持用于三维存储器阵列的热绝缘的实例存储器阵列；图2说明根据本专利技术的各种实施例的支持用于三维存储器阵列的热绝缘的实例存储器阵列；图3说明根据本专利技术的各种实施例的支持用于三维存储器阵列的热绝缘的实例存储器阵列；图4说明根据本专利技术的各种实施例的支持用于三维存储器阵列的热绝缘的具有选择组件的实例存储器阵列；图5说明根据本专利技术的各种实施例的支持用于三维存储器阵列的热绝缘的具有选择组件的实例存储器阵列；图6说明根据本专利技术的各种实施例的支持用于三维存储器阵列的热绝缘的具有选择组件的实例存储器阵列；图7说明根据本专利技术的各种实施例的支持用于三维存储器阵列的热绝缘的实例存储器阵列；图8说明根据本专利技术的各种实施例的系统，其包含支持热绝缘的存储器阵列；及图9是说明根据本专利技术的各种实施例的用于形成具有热绝缘的三维存储器阵列的方法的流程图。具体实施方式阵列的存储器单元之间的热效应可显著限制存储器阵列的性能。因此，减少阵列的存储器单元之间的负热效应可允许增加阵列的容量、可靠性及成本有效性。减少存储器阵列的制造成本及增加存储器阵列的性能可取决于通过在平面衬底上形成彼此靠近的存储器单元而增加存储器单元密度。三维(3D)存储器阵列已引起存储器阵列扩展到另一维度，从而显著增加给定平面衬底的存储器单元密度。这些3D架构也可实现减小组件大小及增加存储器单元密度。但是，由于存储器单元较紧密地封装在一起，它们的操作可影响相邻存储器单元。在一些存储器技术(包含相变存储器(PCM))中，读取或写入存储器单元的逻辑状态可导致存储器单元的加热。可通过控制存储器单元的电阻而设置PCM中的逻辑状态。此可包含熔化且接着冷却存储器单元的材料以产生高电阻状态。在其它情况中，存储器单元可加热到适度高温以产生低电阻状态。但是，加热一个存储器单元可影响相邻单元。随着热量扩散，相邻单元可增加温度。此可转换相邻单元的材料且最终改变或破坏所存储的数据。随着存储器单元较紧密地封装在一起，这个所谓的“热干扰”可变得越来越成问题。在一些情况中，热干扰可限制存储器单元间隔的进一步减小。因此，如本文所描述，描述热绝缘存储器单元的存储器阵列架构。存储器单元可由热绝缘区域分离。这些区域可包含用以产生一或多个界面的一或多个子层，它们可增加区域的热阻。界面可以若干方式形成，包含将不同材料彼此层叠或在沉积期间调整材料的沉积参数。在一些实施例中，界面可大体上平行于衬底且因此可由成本有效平面薄膜沉积技术产生。下文在存储器阵列的背景中进一步描述上文介绍的特征及技术。接着，描述具有热绝缘层的三维存储器阵列的具体实例，所述热绝缘层最小化邻近存储器单元的热干扰。由与减少三维存储器阵列中的热干扰有关的设备图、系统图及流程图进一步说明且参考所述设备图、系统图及流程图描述本专利技术的这些及其它特征。尽管在PCM方面论述本专利技术，但本专利技术可应用到其它存储器类型。例如，使用增加温度读取或写入存储器单元的其它存储器类型。或，在其它实例中，其中存储器装置的操作产生可干扰存储器单元的热量。图1说明根据本专利技术的各种实施例的支持用于三维存储器阵列的热绝缘的实例存储器阵列100。存储器阵列100也可称为电子存储器设备。存储器阵列100包含可经编程以存储不同状态的存储器单元105。每一存储器单元105可经编程以存储两个状态，表示为逻辑0及逻辑1。在一些情况中，存储器单元105经配置以存储两个以上逻辑状态。存储器单元105可包含具有代表逻辑状态的可变且可配置电阻的材料，其可称为存储器元件。例如，具有结晶或非晶原子配置的材料可具有不同电阻。因此，施加到存储器单元105的电压可取决于所述材料是在结晶还是非晶状态中而导致不同电流，且所得电流的量值可用于确定由存储器单元105存储的逻辑状态。在一些情况中，存储器单元105可具有可导致中间电阻的结晶及非晶区域的组合，所述中间电阻可对应于不同逻辑状态(即，除逻辑1或逻辑0以外的状态)且可允许存储器单元105存储两个以上不同逻辑状态。如下文所论述，可通过加热(包含熔化)存储器元件而设置存储器单元105的逻辑状态。存储器阵列100可为3D存储器阵列，其中二维(2D)存储器阵列形成于彼此的顶部上。此与2D阵列相比可增加可放置或产生于单个裸片或衬底上的存储器单元的数目，此又可减少生产成本或增加存储器阵列的性能或两者。根据图1中描绘的实例，存储器阵列100包含三个层级；但是，层级的数目不限于三个。层级可由电绝缘材料分离。在一些情况中，电绝缘材料也可热绝缘且可含有多个子层以增加每一层级之间的热阻。每一层级可经对准或定位使得存储器单元105可跨每一层级近似彼此对准，从而形成存储器单元堆叠145。存储器单元105的每一行连接到字线110，且存储器单元105的每一列连接到位线115。因此，一个存储器单元105可定位于字线110与位线115的交叉点处。此交叉点可称为存储器单元的地址。在一些情况中，位线115可称为数字线。对字线及位线或其类似物的本文档来自技高网...

【技术保护点】
1.一种三维存储器阵列，其包括：第一层，其包括耦合到第一电极的第一存储器元件；第二层，其包括耦合到第二电极的第二存储器元件；第三层，其包括至少两个子层的堆叠，所述第三层定位于所述第一及第二层之间，其中所述第一、第二及第三层各自大体上彼此平行；及第三电极，其耦合到所述第一及第二存储器元件，其中所述第三电极大体上垂直于所述第一、第二及第三层。

【技术特征摘要】
【国外来华专利技术】2016.04.01 US 15/088,4751.一种三维存储器阵列，其包括：第一层，其包括耦合到第一电极的第一存储器元件；第二层，其包括耦合到第二电极的第二存储器元件；第三层，其包括至少两个子层的堆叠，所述第三层定位于所述第一及第二层之间，其中所述第一、第二及第三层各自大体上彼此平行；及第三电极，其耦合到所述第一及第二存储器元件，其中所述第三电极大体上垂直于所述第一、第二及第三层。2.根据权利要求1所述的三维存储器阵列，其中至少两个子层的所述堆叠包括电及热绝缘体。3.根据权利要求1所述的三维存储器阵列，其中至少两个子层的所述堆叠包括氧化物材料。4.根据权利要求1所述的三维存储器阵列，其中至少两个子层的所述堆叠包括具有彼此不同的组合物或化学计量的材料。5.根据权利要求1所述的三维存储器阵列，其中所述第三层进一步包括：第三子层，其定位于所述第一及第二子层之间。6.根据权利要求5所述的三维存储器阵列，其中所述第三子层是热导体。7.根据权利要求5所述的三维存储器阵列，其中所述第三子层包括金属、碳或包括硅及氮的化合物中的至少一者。8.根据权利要求1所述的三维存储器阵列，其中所述第一电极、所述第二电极及所述第三电极各自包括钨、氮化钨、铝、钛、氮化钛、硅、掺杂多晶硅或碳或其任何组合中的至少一者。9.根据权利要求1所述的三维存储器阵列，其进一步包括：选择组件，其耦合到所述第三电极；及导线，其耦合到所述选择组件，其中所述选择组件使所述导线与所述第三电极分离。10.根据权利要求9所述的三维存储器阵列，其中所述选择组件包括二极管、双极结装置、双向阈值选择器、场效应晶体管或硫属化物材料。11.根据权利要求1所述的三维存储器阵列，其中所述第一存储器元件及所述第二存储器元件各自包括硫属化物材料。12.根据权利要求1所述的三维存储器阵列，其中所述第一存储器元件及所述第二存储器元件各自包括具有可编程电阻率的材料。13.根据权利要求1所述的三维存储器阵列，其中所述第一及第二存储器元件与所述第三电极同轴。14.一种三维存储器阵列，其包括：第一层，其包括第一存储器单元及第一电极，其中所述第一存储器单元包括硫属化物材料且耦合到所述第一电极；第二层，其包括第二存储器单元及第二电极，其中所述第二存储器单元包括所述硫属化物材料且耦合到所述第二电极，且其中所述第二层大体上平行于所述第一层；多个绝缘层，其定位于所述第一层与所述第二层之间，其中所述多个绝缘层大体上平行于所述第一及第二层，且其中所述多个绝缘层的第一绝缘层及第二绝缘层各自包括电绝缘体；第三电极，其定位为大体上垂直于所述第一及第二层，其中所述第三电极邻近于所述第一及第二存储器单元；及选择组件，其耦合到所述第三电极。15.根据权利要求14所述的三维存储器阵列，其中所述硫属化物材料包括相变...

【专利技术属性】
技术研发人员：P·凡蒂尼，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国,US