作为逻辑电路之间的连接元件的相关电子电阻存储器元件制造技术

根据本公开的一个实施例，提供了一种电路。该电路包括第一逻辑电路、第二逻辑电路和相关电子开关(下文称为CES)元件。CES元件被配置为启用或禁用第一逻辑电路和第二逻辑电路之间的连接。

Relevant Electronic Resistance Memory Elements as Connectors between Logic Circuits

According to an embodiment of the present disclosure, a circuit is provided. The circuit includes a first logic circuit, a second logic circuit and related electronic switch elements (hereinafter referred to as CES). CES components are configured to enable or disable connections between the first logic circuit and the second logic circuit.

【技术实现步骤摘要】
【国外来华专利技术】作为逻辑电路之间的连接元件的相关电子电阻存储器元件
本技术总体涉及开关设备，更具体地，涉及包括相关电子开关的现场可编程门阵列(FPGA)设备。
技术介绍
典型的现场可编程门阵列(FPGA)设备包括输入-输出电路、逻辑电路、互连网络和开关块。互连线是跨FPGA架构铺设的导电路径，以实现逻辑块、输入-输出块之间、以及输入-输出块和逻辑块之间的耦合。开关块是连接元件，其基于逻辑块、输入-输出块之间或逻辑块与输入-输出块之间的耦合要求来耦合互连线。传统上，使用开关来实现开关块。开关块的每个开关可以被耦合到用于存储开关的期望配置的外部存储器。此外，使用期望的配置对开关进行编程以实现期望的状态，例如，“开”或“关”。
技术实现思路
根据本技术的第一方面，提供了一种电路。该电路包括第一逻辑电路、第二逻辑电路和相关电子开关(CES)。CES元件可以是可配置的以启用或禁用第一逻辑电路和第二逻辑电路之间的连接。根据本技术的第二方面，提供了一种现场可编程门阵列(FPGA)设备。FPGA包括多个逻辑电路；以及多个相关电子开关(CES)。每个CES可以是可配置的以启用或禁用该多个逻辑电路中的两个或更多个逻辑电路之间的连接。根据本技术的第三方面，提供了一种方法，包括：通过将相关电子开关(CES)编程为第一状态来将第一逻辑电路耦合到第二逻辑电路；以及通过将CES编程为第二状态来将第一逻辑电路与第二逻辑电路去耦合(解耦合)。以下特征同等地适用于每个上述方面。在实施例中，第一逻辑电路和第二逻辑电路可以是可编程逻辑元件和输入-输出(IO)块之一。在实施例中，第一信道可以被耦合到第一逻辑电路；并且第二信道可以被耦合到第二逻辑电路，其中，CES启用或禁用第一信道和第二信道之间的连接。在实施例中，编程电路可以被耦合到CES，并且被配置为将CES编程为第一阻抗状态以启用连接，以及将CES编程为第二阻抗状态以禁用连接。第一阻抗状态可以是低阻抗状态，并且第二阻抗状态可以是高阻抗状态。CES可以维持所启用的连接，直到CES被编程电路重新编程。CES是一种非易失性存储器，即使在电压源(电源)与CES断开时也能够维持。电路可以是现场可编程门阵列(FPGA)的电路。在FPGA电路中，多个逻辑电路可以包括一个或多个可编程逻辑元件和/或一个或多个输入-输出(IO)块。FPGA电路可以包括具有多个信道的互连网络，其中，该多个信道中的每个信道被连接到多个逻辑电路中的一个逻辑电路，并且其中，每个CES启用或禁用多个信道之间的连接。FPGA电路可以包括至少一个编程电路，其被耦合到多个CES并且被配置为将每个CES元件编程为第一阻抗状态以启用连接；以及将CES编程为第二阻抗状态以禁用连接。第一阻抗状态可以是低阻抗状态，并且第二阻抗状态可以是高阻抗状态。在FPGA电路中，每个CES元件可以维持所启用的连接，直到CES被编程电路重新编程。在实施例中，将CES编程为第一状态包括将CES元件编程为低阻抗状态，并且将CES编程为第二状态包括将CES元件编程为高阻抗状态。在本技术的相关方面中，提供了一种承载代码的非暂态数据载体，该代码当在处理器上被实现时，使得处理器执行本文所述的方法。如本领域技术人员将理解的，本技术可以被体现为系统、方法或计算机程序产品。因此，本技术可以采用完全硬件实施例、完全软件实施例、或组合软件和硬件方面的实施例的形式。此外，本技术可以采用被体现在其上具有计算机可读程序代码的计算机可读介质中的计算机程序产品的形式。计算机可读介质可以是计算机可读信号介质或计算机可读存储介质。计算机可读介质可以是例如但不限于电、磁、光、电磁、红外或半导体系统、装置或设备、或者前述项的任何适当的组合。用于执行本技术的操作的计算机程序代码可以用一种或多种编程语言的任何组合来编写，包括面向对象的编程语言和传统的过程编程语言。代码组件可以被体现为过程、方法等，并且可以包括子组件，其可以采用从本机指令集的直接机器指令到高级编译或解释语言结构的任何抽象级别的指令或指令序列的形式。附图说明在附图中通过示例的方式示意性地示出了这些技术，其中：图1示出了相关电子开关(CES)元件的电流密度相对于电压的曲线图；图2是CES设备的等效电路的示意图；图3示出了根据一个实施例的包括相关电子开关(CES)元件的示例性电路的示意图；图4示出了根据一个实施例的示例性现场可编程门阵列(FPGA)架构；以及图5示出了根据一个实施例的示例性基于CES的FPGA开关。具体实施方式概括地说，本技术的实施例提供了使用一个或多个开关来路由信号以沿特定路径或路由轨道来路由信号的电路。电路可以使用存储器来例如存储电路的配置，并且具体地，存储信号路由配置。在具体实施例中，存储器或存储器元件可以用于控制开关以改变信号如何被路由。存储器元件可以是非易失性存储器(NVM)元件，例如，包括相关电子材料(CEM)的相关电子开关(CES)元件。CES既可以用作非易失性存储装置，也可以用作能够实现电路中的连接性的电路元件。如下面更详细说明的，CES元件包括可以至少部分地基于材料(其至少一部分)在导电状态和绝缘状态之间的转换而在预定的可检测存储器状态之间转换的材料。CES元件是可编程的，使得它可以以非易失性方式存储配置，并使用其阻抗状态来实现连接性。术语“相关电子开关”在本文可以与“CES”、“CES元件”、“CES设备”、“相关电子随机存取存储器”、“CeRAM”和“CeRAM设备”互换使用。非易失性存储器是一类在移除被提供给设备的电源之后，存储器单元或元件不会丢失其状态存储器的存储器。在闪存设备中，为了速度和更高的位密度，牺牲了保持随机访问(擦除/写入单个位)的能力。闪存仍然是非易失性存储器的首选。然而，通常认识到，闪存技术可能不容易缩放到40纳米(nm)以下；因此，正在积极地寻求能够缩放到更小尺寸的新的非易失性存储器设备。CES是(全部或部分地)由CEM形成的特定类型的开关。一般而言，CES可能表现出由电子相关性而非固态结构相变引起的突然导电或绝缘状态转换。(固态结构相变的示例包括相变存储器(PCM)设备中的晶体/非晶体或电阻性RAM设备中的细丝(filamentary)形成和导电)。与熔化/凝固或细丝形成相反，CES中的突然导体/绝缘体转换可能响应于量子力学现象。绝缘状态和导电状态之间的CES的量子力学转换可以根据莫特(Mott)转换来理解。在莫特转换中，如果发生莫特转换条件，则材料可以从绝缘状态切换到导电状态。当达到临界载流子浓度从而使得满足莫特标准时，将发生莫特转换，并且状态将从高电阻/阻抗(或电容)变为低电阻/阻抗(或电容)。CES元件的“状态”或“存储器状态”可以取决于CES元件的阻抗状态或导电状态。在此上下文中，“状态”或“存储器状态”表示存储器设备的可检测状态，其指示值、符号、参数或条件，仅提供一些示例。在一个具体实现方式中，如下所述，可以至少部分地基于在读取操作中在存储器设备的端子上检测到的信号来检测存储器设备的存储器状态。在另一具体实现方式中，如下文所描述，可以通过在“写入操作”中跨存储器设备的端子施加一个或多个信号来将存储器设备置于特定存储器状态，以表示或存储特定值、符号或参数。在具体实现方式中，CES元件可包本文档来自技高网...

【技术保护点】
1.一种电路，包括：第一逻辑电路；第二逻辑电路；以及相关电子开关(CES)，所述CES是可配置的以启用或禁用所述第一逻辑电路和所述第二逻辑电路之间的连接。

【技术特征摘要】
【国外来华专利技术】2016.03.29 US 15/083,5611.一种电路，包括：第一逻辑电路；第二逻辑电路；以及相关电子开关(CES)，所述CES是可配置的以启用或禁用所述第一逻辑电路和所述第二逻辑电路之间的连接。2.根据权利要求1所述的电路，其中，所述第一逻辑电路和所述第二逻辑电路是可编程逻辑元件和输入-输出(IO)块中的一个。3.根据权利要求1或2所述的电路，还包括：第一信道，所述第一信道被耦合到所述第一逻辑电路；以及第二信道，所述第二信道被耦合到所述第二逻辑电路，其中，所述CES启用或禁用所述第一信道和所述第二信道之间的连接。4.根据权利要求1、2或3所述的电路，还包括编程电路，所述编程电路被耦合到所述CES，并且被配置为：将所述CES编程为第一阻抗状态以启用连接；以及将所述CES编程为第二阻抗状态以禁用连接。5.根据权利要求4所述的电路，其中，所述第一阻抗状态是低阻抗状态，并且所述第二阻抗状态是高阻抗状态。6.根据任一前述权利要求所述的电路，其中，所述CES维持所启用的连接，直到所述CES被所述编程电路重新编程。7.根据任一前述权利要求所述的电路，其中，所述电路是现场可编程门阵列(FPGA)电路。8.一种现场可编程门阵列(FPGA)设备，所述FPGA设备包括：多个逻辑电路；以及多个相关电子开关(CES)，每个CES是可配置的以启用或禁用所述多个逻辑电路中的两个或更多个逻辑电路之间的连接。9.根据权利要求8所述的FPGA...

【专利技术属性】
技术研发人员：维卡斯·钱德拉，罗伯特·坎贝尔·艾特肯，
申请(专利权)人：ARM有限公司，
类型：发明
国别省市：英国,GB