用于铁电存储器单元感测的偏移补偿制造技术

本发明专利技术描述用于操作(若干)铁电存储器单元的方法、系统及装置。可通过使用各种操作技术或额外电路组件或两者来补偿经连接到数字线的切换组件(例如，晶体管)的阈值电压的偏移。例如，经连接到数字线的切换组件还可连接到经选择以补偿阈值电压偏移的偏移电容器。所述偏移电容器可结合读取操作放电，从而导致施加到所述切换组件的阈值电压。这可使所述铁电存储器单元的全部或实质上全部经存储电荷能够被提取且经由所述晶体管转移到感测电容器。感测放大器可比较所述感测电容器的电压与参考电压以便确定所述存储器单元的经存储逻辑状态。

Offset Compensation for Ferroelectric Memory Unit Sensing

The present invention describes methods, systems and devices for operating (several) ferroelectric memory units. The offset of threshold voltage of switching components (e.g., transistors) connected to digital lines can be compensated by using various operating techniques or additional circuit components or both. For example, switching components connected to digital lines may also be connected to offset capacitors selected to compensate for threshold voltage offsets. The offset capacitor may discharge in conjunction with the read operation, resulting in a threshold voltage applied to the switching component. This enables all or essentially all of the stored charge of the ferroelectric memory unit to be extracted and transferred to the sensing capacitor via the transistor. The sensing amplifier can compare the voltage of the sensing capacitor with the reference voltage in order to determine the storage logic state of the memory unit.

【技术实现步骤摘要】
【国外来华专利技术】用于铁电存储器单元感测的偏移补偿交叉参考本专利申请案主张2016年3月11日申请的维梅尔卡蒂(Vimercati)的标题为“用于铁电存储器单元感测的偏移补偿(OffsetCompensationforFerroelectricMemoryCellSensing)”的第15/067,838号美国专利申请案的优先权，所述案让渡给其受让人。
技术介绍
下文大体上涉及存储器装置，且更具体来说，涉及用于铁电存储器单元感测的偏移补偿。存储器装置广泛用于将信息存储于各种电子装置中，例如计算机、无线通信装置、摄像机、数字显示器及类似物。通过对存储器装置的不同状态进行编程而存储信息。例如，二进制装置具有两个状态，其通常通过逻辑“1”或逻辑“0”表示。在其它系统中，可存储两个以上状态。为存取所存储的信息，电子装置可读取(或感测)存储器装置中的存储状态。为存储信息，电子装置可将状态写入(或编程)于存储器装置中。存在多个类型的存储器装置，包含随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器等等。存储器装置可为易失性或非易失性。非易失性存储器(例如，快闪存储器)可甚至在不存在外部电源的情况下存储数据达延长时段。易失性存储器装置(例如，DRAM)可随时间丢失其存储状态，除非其通过外部电源周期性刷新。二进制存储器装置可(例如)包含充电或放电电容器。充电电容器可随时间经由泄漏电流放电，导致存储信息的丢失。易失性存储器的特定特征可提供性能优势，例如更快的读取或写入速度，而非易失性存储器的特征(例如在无周期性刷新的情况下存储数据的能力)可为有利的。FeRAM可使用类似于易失性存储器的装置架构，但可因为使用铁电电容器作为存储装置而具有非易失性性质。因此，相较于其它非易失性及易失性存储器装置，FeRAM装置可具有改进性能。然而，一些FeRAM感测方案可在确定经存储逻辑状态时仅提取铁电电容器的存储电荷的部分。这可降低感测操作的可靠性或可限制原本可实现的存储器单元(或阵列)大小减小。附图说明参考下列图描述本专利技术的实施例：图1说明根据本专利技术的各种实施例的支持用于铁电存储器单元感测的偏移补偿的实例存储器阵列；图2说明根据本专利技术的各种实施例的支持用于铁电存储器单元感测的偏移补偿的存储器单元的实例电路；图3说明根据本专利技术的各种实施例的铁电存储器单元的操作的实例磁滞曲线；图4说明根据本专利技术的各种实施例的支持用于铁电存储器单元感测的偏移补偿的实例电路；图5说明用于操作在存储器单元感测期间不具有偏移补偿的铁电存储器单元的时序图；图6说明根据本专利技术的各种实施例的用于操作在存储器单元感测期间支持偏移补偿的铁电存储器单元的时序图；图7说明根据本专利技术的各种实施例的在存储器单元感测期间支持偏移补偿的实例铁电存储器阵列；图8说明根据本专利技术的各种实施例的包含在存储器单元感测期间支持偏移补偿的存储器阵列的装置；及图9到11是说明根据本专利技术的各种实施例的用于在存储器单元感测期间偏移补偿的(若干)方法的流程图。具体实施方式可使用补偿晶体管偏移电压的感测方案来实现存储器单元的增大感测可靠性。例如，晶体管或其它切换组件可用于将存储器阵列的数字线连接到用于感测(即，读取)存储于存储器单元中的逻辑值的感测放大器。当被激活时，晶体管可在存储器单元感测期间使数字线虚拟地接地。如下文描述，数字线接地可促进从存储器单元的全电荷提取，这又可增大感测操作的可靠性。然而，晶体管阈值电压的变动可影响从存储器单元的电荷转移，这可导致感测期间的数字线电压增大。也就是说，晶体管的变动可引起数字线电压增大或可引起在读取操作期间跨晶体管的电压降。这可降低用于确定存储器单元的经存储逻辑状态的信号强度，因此降低感测可靠性。存储器阵列内的存储器单元(包含FeRAM单元)通常通过字线及数字线存取。单个数字线可连接许多存储器单元且可经连接到感测放大器，所述感测放大器在被激活时可确定存储器单元的经存储逻辑状态。为促进全电荷提取且因此增大用于感测操作的信号强度，可在感测操作期间将数字线接地且可与用于感测或读取操作的感测电容器(即，电容器，其可为感测放大器的特征)共享铁电电容器的全电荷。其中数字线接地且采用感测电容器的感测方案与依靠或经受数字线的固有电容来感测存储于存储器单元中的状态的FeRAM感测方案相反。在依靠数字线来进行感测的方案中，当存取存储器单元时，存储器单元与数字线之间共享的电荷可引起在数字线上产生电压。经转移到数字线的电荷量及因此最终数字线电压可取决于存储器单元的经存储逻辑状态。数字线的电压可有效地减小用于感测铁电存储器单元的经存储逻辑的电荷量。但防止数字线在读取操作期间产生非零电压的感测方案可允许从铁电存储器单元提取全部或实质上全部经存储电荷。这可增大感测窗，这是因为所提取电荷的增加可如下文描述那样导致感测放大器的更高信号。数字线可通过激活与数字线电子通信的切换组件而在感测期间虚拟接地。切换组件(也被称为切换装置)可为晶体管，例如p型场效晶体管(FET)，其可通过施加等于其阈值电压的电压而激活。晶体管阈值电压可(例如)因为晶体管尺寸、材料性质或制造的变动而变化。因此，不同晶体管可对相同的施加电压作出不同的反应。例如，施加到给定晶体管的电压可不足以激活晶体管。如果晶体管经连接到数字线，那么未能充分或及时激活晶体管可引起数字线的电压增大，直到晶体管激活，因此减小从存储器单元提取的总电荷及感测窗。随着电子组件(例如晶体管)的大小持续减小且制造挑战因此增大，阈值电压偏移可越发限制存储器阵列的性能。也就是说，晶体管性质(包含电压偏移)的变动可在相对小于前代类似组件的组件中更明显。在一些情况中，存储器阵列的设计或操作可取决于阈值电压的最大变动。例如，最大适应偏移可指示最小可能的晶体管大小，或用于控制电路操作的电压可经选择以适应阵列的最大偏移。因此，阈值电压偏移(也被称为阈值偏移)可降低存储器阵列性能或可限制与存储器阵列的较小组件相关联的潜在成本节省，或两者。如本文揭示，可补偿或取消经连接到数字线的晶体管的阈值电压的偏移。晶体管可经连接到可放电的偏移电容器，从而导致阈值电压施加到晶体管。以其阈值电压操作晶体管可在感测期间使数字线虚拟接地，且可实现从存储器单元的完全或几乎完全电荷提取。提取的电荷可经转移到可用于确定存储器单元的存储逻辑状态的感测电容器。另外，偏移补偿可实现组件大小的进一步缩小，从而导致存储器单元密度增大且制造成本减小。在一些情况中，单个导电元件(例如共同信号线)可激活一个以上晶体管，且可补偿每一晶体管的偏移。例如，两个晶体管中的每一者可与偏移电容器电子通信，且共同信号线可将每一电容器充电及放电以便激活两个晶体管。因此，施加到信号线的单个电压可导致施加阈值电压到每一晶体管，即使其阈值电压不同。这在产生参考信号以确定存储器单元的经存储逻辑状态时可为有益的。例如，可通过操作参考组件而产生参考信号。参考信号可取决于按其阈值电压操作第二切换组件(例如第二p型FET)，其中通过共同信号线操作两个FET。如果未校正第二偏移，那么参考信号的强度可降低，且因此可降低用于感测的容限本文档来自技高网...

【技术保护点】
1.一种操作铁电存储器单元的方法，其包括：使与所述铁电存储器单元电子通信的数字线虚拟接地；将与第一切换组件电子通信的第一偏移电容器放电；及经由所述第一切换组件将所述铁电存储器单元的经存储电荷转移到感测电容器，其中在所述数字线虚拟接地时且在所述第一偏移电容器已放电之后转移所述经存储电荷。

【技术特征摘要】
【国外来华专利技术】2016.03.11 US 15/067,8381.一种操作铁电存储器单元的方法，其包括：使与所述铁电存储器单元电子通信的数字线虚拟接地；将与第一切换组件电子通信的第一偏移电容器放电；及经由所述第一切换组件将所述铁电存储器单元的经存储电荷转移到感测电容器，其中在所述数字线虚拟接地时且在所述第一偏移电容器已放电之后转移所述经存储电荷。2.根据权利要求1所述的方法，其中将所述第一偏移电容器放电包括：激活所述第一切换组件。3.根据权利要求2所述的方法，其进一步包括：使用所述第一切换组件且至少部分基于将所述第一偏移电容器放电而将所述数字线维持于虚拟接地。4.根据权利要求2所述的方法，其中所述第一切换组件包括p型场效晶体管FET，且其中所述第一偏移电容器的电容至少部分基于所述p型FET的阈值电压，所述方法进一步包括：至少部分基于将所述第一偏移电容器放电而施加所述阈值电压到所述p型FET的栅极。5.根据权利要求4所述的方法，其中将所述铁电存储器单元的所述经存储电荷转移到所述感测电容器包括：经由第二切换组件连接所述p型FET的漏极与所述感测电容器；选择所述铁电存储器单元；及施加电压到所述铁电存储器单元的铁电电容器。6.根据权利要求5所述的方法，其中选择所述铁电存储器单元包括：激活与所述铁电电容器及所述数字线电子通信的选择组件，其中所述铁电存储器单元包括所述选择组件及所述铁电电容器。7.根据权利要求4所述的方法，其中使所述数字线虚拟接地包括：经由第二切换组件使所述数字线虚拟接地，其中所述数字线与所述p型FET的源极电子通信。8.根据权利要求1所述的方法，其进一步包括：激活与所述感测电容器电子通信的感测放大器；及至少部分基于激活所述感测放大器而比较所述感测电容器的电压与参考电压。9.根据权利要求1所述的方法，其进一步包括：经由第二切换组件使所述第一偏移电容器的第一端子线虚拟接地，其中所述第一切换组件包括p型场效晶体管FET，且其中所述第一偏移电容器的所述第一端子与所述p型FET的栅极及所述p型FET的漏极电子通信；及在所述第一端子虚拟接地时对所述第一偏移电容器的第二端子充电。10.根据权利要求9所述的方法，其中将所述第一偏移电容器放电包括：将所述第一偏移电容器的所述第一端子与虚拟接地电隔离；及将所述第一偏移电容器的所述第二端子放电，其中所述放电将经存储电荷从所述第一偏移电容器的所述第一端子转移到所述p型FET的所述栅极。11.根据权利要求10所述的方法，其中将所述第一偏移电容器的所述第二端子放电包括施加零电压到所述第一偏移电容器的所述第二端子。12.根据权利要求9所述的方法，其进一步包括：经由第三切换组件使所述p型FET的所述漏极与所述p型FET的所述栅极电隔离。13.根据权利要求1所述的方法，其进一步包括：使与参考电路电子通信的参考数字线虚拟接地；将与第二切换组件电子通信的第二偏移电容器放电，其中所述第一偏移电容器及所述第二偏移电容器与共同信号线电子通信...

【专利技术属性】
技术研发人员：D·维梅尔卡蒂，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国,US