存储器中的数据收集制造技术

技术编号:19562439 阅读:17 留言:0更新日期:2018-11-25 00:40
本发明专利技术的实例提供用于在耦合到第一感测线及多个存取线的存储器单元中存储第一元素的设备及方法。所述实例可包含在耦合到第二感测线及所述多个存取线的存储器单元中存储第二元素。耦合到所述第一感测线的所述存储器单元可通过至少耦合到第三感测线及所述多个存取线的存储器单元而与耦合到所述第二感测线的所述存储器单元分离。所述实例可包含在耦合到所述第三感测线的所述存储器单元中存储所述第二元素。

Data Collection in Memory

An example of the present invention provides a device and method for storing a first element in a memory unit coupled to a first sensing line and a plurality of access lines. The example may include storing a second element in a memory unit coupled to a second sensing line and the plurality of access lines. The memory unit coupled to the first sensing line can be separated from the memory unit coupled to the second sensing line by at least coupling to the memory unit of the third sensing line and the plurality of access lines. The example may include storing the second element in the memory unit coupled to the third sensing line.

【技术实现步骤摘要】
【国外来华专利技术】存储器中的数据收集
本专利技术大体上涉及半导体存储器设备及方法,且更特定来说,涉及与执行存储器中的收集操作相关的设备及方法。
技术介绍
存储器装置通常提供为计算机或其它电子系统中的内部半导体集成电路。存在许多不同类型的存储器,包含易失性存储器及非易失性存储器。易失性存储器可需要电力以维持其数据(例如,主机数据、错误数据等)且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、同步动态随机存取存储器(SDRAM)及晶闸管随机存取存储器(TRAM)等。非易失性存储器可通过在未供电时留存所存储数据而提供永久性数据且可包含NAND快闪存储器、NOR快闪存储器及电阻可变存储器(例如相变随机存取存储器(PCRAM)、电阻性随机存取存储器(RRAM)及磁阻性随机存取存储器(MRAM),例如自旋扭矩转移随机存取存储器(STTRAM))等。电子系统通常包含若干处理资源(例如,一或多个处理器),其可检索及实行指令且将所实行指令的结果存储到合适位置。处理器可包括若干功能单元(例如,在本文中被称为功能单元电路,例如算术逻辑单元(ALU)电路、浮点单元(FPU)电路及/或组合逻辑块),举例来说,所述功能单元可实行指令以对数据(例如,一或多个操作数)执行例如AND、OR、NOT、NAND、NOR及XOR逻辑运算的逻辑运算。将指令提供到功能单元电路以供实行可涉及电子系统中的若干组件。举例来说,指令可由例如控制器及/或主机处理器的处理资源产生。数据(例如,将对其实行指令以执行逻辑运算的操作数)可存储于可通过功能单元电路存取的存储器阵列中。可从存储器阵列检索指令及/或数据且可在功能单元电路开始对数据实行指令之前序列化及/或缓冲指令及/或数据。此外,因为可经由功能单元电路以一或多个时钟循环实行不同类型的运算,所以还可序列化及/或缓冲运算及/或数据的中间结果。在许多例子中,处理资源(例如,处理器及/或相关联的功能单元电路)可在存储器阵列外部,且可存取数据(例如,经由处理资源与存储器阵列之间的总线)以实行指令。数据可经由总线从存储器阵列移动到存储器阵列外部的寄存器。附图说明图1是根据本专利技术的若干实施例的呈包含存储器装置的计算系统的形式的装置的框图。图2A说明根据本专利技术的若干实施例的存储器阵列的部分的示意图。图2B是说明根据本专利技术的若干实施例的感测电路的部分的示意图。图3A到3C中的每一者说明根据本专利技术的若干实施例的存储器阵列的部分的示意图。图4说明根据本专利技术的若干实施例的展示阵列的存储器单元在与执行收集操作相关联的特定阶段的状态的表。图5A到5D说明根据本专利技术的若干实施例的与使用感测电路执行若干逻辑运算相关联的时序图。图6A到6B说明根据本专利技术的若干实施例的与使用感测电路执行若干逻辑运算相关联的时序图。图7是说明根据本专利技术的若干实施例的具有可选择逻辑运算选择逻辑的感测电路的示意图。图8是根据本专利技术的若干实施例的说明由感测电路实施的可选择逻辑运算结果的逻辑表。具体实施方式本专利技术包含与存储器中的收集操作相关的设备及方法。可对存储于存储器阵列中的数据的若干非连续向量执行收集操作。每一向量可存储于耦合到感测线及多个存取线的存储器单元中。每一向量可通过至少一个感测线而与相邻向量分离。可重新组织向量使得以连续方式(例如,无使每一向量与对应相邻向量分离的感测线)存储若干向量。如本文中使用,连续是指两个向量彼此紧邻或依序存储。举例来说,在第一列中的向量紧邻在第二列中的向量存储,其中第一列及第二列是呈连续列。数据可为以垂直方式存储于阵列中的向量使得存储每一向量的存储器单元耦合到相同感测线且到垂直沿着存储器单元列的若干存取线。每一向量可由在未存储向量的邻近列中的额外数目个垂直单元分离。举例来说,向量由未存储向量的单元列分离,从而导致以水平非连续方式垂直存储的向量。举例来说,如本文中使用的水平非连续是指存储于水平非连续(参考水平间隔)及/或非彼此紧邻的(例如,垂直)单元列中的向量。收集操作可包含重新组织若干垂直向量以水平连续存储于阵列中,借此消除存储向量的存储器单元列之间的无存储向量的邻近存储器单元列。收集操作可导致以水平连续方式存储的垂直向量。举例来说,垂直存储于单元列中的向量彼此紧邻存储使得向量在水平方向上沿着存储器单元连续存储。收集操作可包含在不经由输入/输出(I/O)线传送数据的情况下执行的若干AND运算、OR运算、移位(SHIFT)运算及反相(INVERT)运算。如本文中使用,向量可为元素。在若干实施例中,元素可为可作为位向量存储于存储器中的数值。举例来说,具有第一值且存储为第一位向量的第一元素(例如,第一操作数)可垂直存储于存储器阵列中的若干存储器单元中。具有第二值且存储为第二位向量的第二元素(例如,第二操作数)可垂直存储于存储器阵列的不同列中的额外数目个存储器单元中。在若干实例中,元素可表示可作为位向量存储于存储器中的对象及/或其它构造。作为实例,收集操作可经执行以组织表示相应对象的位向量使得其与先前数据组织方法相比比原本更接近彼此(例如,邻近或按循序顺序)而存储。本专利技术的若干实施例可提供相对于先前方法的在执行若干收集操作(例如,收集功能)中涉及的计算数目及/或时间的减少。举例来说,可归因于并行(例如,同时)执行若干收集操作的各种部分的能力而减少计算数目及/或时间。如本文中描述那样执行若干收集操作也可与先前方法相比减少电力消耗。根据若干实施例,可在不经由总线(例如,数据总线、地址总线、控制总线等)从存储器阵列及/或感测电路传送数据的情况下对元素(例如,呈存储于阵列中的位向量的形式的数据)执行收集操作。收集操作可涉及执行若干运算(例如,AND运算、OR运算、SHIFT运算、INVERT运算及Block_OR运算等)。然而,实施例不限于这些实例。在各种先前方法中,可经由包括输入/输出(I/O)线的总线将待收集的元素(例如,第一值及第二值)从阵列及感测电路传送到若干寄存器。若干寄存器可由处理资源(例如处理器、微处理器及/或计算引擎)使用,所述处理资源可包括ALU电路及/或经配置以执行适当逻辑运算的其它功能单元电路。然而,通常通过ALU电路仅可执行单个收集功能,且经由总线将数据从寄存器传送到存储器/从存储器传送到寄存器可涉及显著电力消耗及时间需要。即使处理资源定位于与存储器阵列相同的芯片上,仍可在将数据从阵列移动到计算电路(例如,ALU)时消耗显著电力。举例来说,将数据从存储器阵列移动到处理资源可包含执行感测线地址存取(例如,触发(firing)列解码信号)以便将数据从感测线传送到I/O线;将数据移动到阵列外围装置;及将数据提供到(例如)与执行收集操作相关联的寄存器。在本专利技术的以下详细描述中,参考形成本专利技术的部分且其中通过说明展示可如何实践本专利技术之一或多个实施例的附图。足够详细描述这些实施例以使所属领域的技术人员能够实践本专利技术的实施例,且应理解,可利用其它实施例且可在不脱离本专利技术的范围的情况下做出过程改变、电改变及/或结构改变。如在本文中使用,标示符“S”、“T”、“U”、“V”、“W”等等(尤其关于图式中的参考数字)指示可包含如此指定的若干特定特征。如在本文中使用,“多个”特定事物可是指一或多个此类本文档来自技高网...

【技术保护点】
1.一种用于收集数据的方法,其包括:在耦合到第一感测线及多个存取线的存储器单元中存储第一元素;在耦合到第二感测线及所述多个存取线的存储器单元中存储第二元素,其中耦合到所述第一感测线的所述存储器单元通过至少耦合到第三感测线及所述多个存取线的存储器单元而与耦合到所述第二感测线的所述存储器单元分离;及在耦合到所述第三感测线的所述存储器单元中存储所述第二元素。

【技术特征摘要】
【国外来华专利技术】2016.02.12 US 15/043,2361.一种用于收集数据的方法,其包括:在耦合到第一感测线及多个存取线的存储器单元中存储第一元素;在耦合到第二感测线及所述多个存取线的存储器单元中存储第二元素,其中耦合到所述第一感测线的所述存储器单元通过至少耦合到第三感测线及所述多个存取线的存储器单元而与耦合到所述第二感测线的所述存储器单元分离;及在耦合到所述第三感测线的所述存储器单元中存储所述第二元素。2.根据权利要求1所述的方法,其中在耦合到所述第三感测线的所述存储器单元中存储所述第二元素包括将在存储于耦合到所述多个存取线中的第一者及所述第二感测线的存储器单元中的所述第二元素的第一位置中的数据单元重新组织为存储于耦合到所述多个存取线中的所述第一者及所述第三感测线的存储器单元中。3.根据权利要求1所述的方法,其中在耦合到所述第三感测线的所述存储器单元中存储所述第二元素包括将所述第二元素的数据单元从存储于非邻近存储器单元中重新组织为存储于相对于存储所述第一元素的数据单元的存储器单元的邻近存储器单元中。4.根据权利要求3所述的方法,其中所述非邻近存储器单元、所述邻近存储器单元及存储所述第一元素的第一位置中的数据单元的存储器单元耦合到相同存取线。5.根据权利要求1所述的方法,其中:所述第一感测线邻近所述第三感测线;且至少一个感测线在所述第二感测线与所述第三感测线之间。6.根据权利要求1到5中的任一权利要求所述的方法,其进一步包括:在耦合到第四感测线及所述多个存取线的存储器单元中存储第三元素;及在耦合到第五感测线及所述多个存取线的存储器单元中存储所述第三元素,其中所述第五感测线在所述第三感测线与所述第二感测线之间。7.根据权利要求1所述的方法,其进一步包括执行包含AND、OR及SHIFT运算中的至少一者的运算的若干迭代,其中每一迭代对应于存储特定元素。8.根据权利要求1所述的方法,其中若干迭代中的第一者包括在所述第三感测线中存储所述第二元素且所述若干迭代中的第二者包括在第五感测线中存储第三元素。9.根据权利要求1所述的方法,其中若干迭代中的第三者包括将存储于耦合到不在第五感测线与所述第二感测线之间的第六感测线的存储器单元中的第四元素重新组织为存储于耦合到在所述第五感测线与所述第二感测线之间的第七感测线的存储器单元中。10.根据权利要求7到9中的任一权利要求所述的方法,其中所述第一感测线邻近所述第三感测线,所述第三感测线邻近所述第五感测线,且所述第五感测线邻近所述第七感测线。11.根据权利要求1所述的方法,其中在耦合到所述第三感测线的所述存储器单元中存储所述第二元素包括在不经由输入/输出I/O线传送数据的情况下执行若干AND、OR及SHIFT运算中的至少一者。12.一种用于收集数据的方法,其包括:存储存储器阵列的多个元素,其中:所述多个元素中的每一者存储于耦合到相应感测线及多个存取线的相应存储器单元群组中;且存储所述多个元素中的元素的每一相应存储器单元群组通过额外存储器单元群组而与存储所述多个元素中的额外元素的另一存储器单元群组分离,其中每一相应额外存储器单元群组耦合到感测线及所述多个存取线;及通过重新组织所述多个元素使得相应元素存储于所述额外存储器单元群组中的相应者中使得存储器单元未定位于存储所述多个元素的所述存储器单元之间而收集所述多个元素。13.根据权利要求12所述的方法,其中收集所述多个元素包括将第一元素的第一数据单元重新组织为存储于邻近存储第二元素的第一数据单元...

【专利技术属性】
技术研发人员:J·T·扎沃德恩S·蒂瓦里R·C·墨菲
申请(专利权)人:美光科技公司
类型:发明
国别省市:美国,US

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1