半导体器件及其制造方法技术

本申请公开了一种半导体器件及其制造方法，涉及半导体技术领域。该器件包括：设置在器件晶片的电介质层中的金属连线；位于金属连线上方的第一开口，第一开口的深度与金属连线齐平；位于器件两端的第二开口，第二开口的深度与第一开口的深度相同；覆盖在第一开口和第二开口的侧壁上的隔离层，隔离层由滤色材料构成。该器件和方法能够简化焊盘引出和隔离的工艺步骤，满足背面密封环的技术需求。

Semiconductor Devices and Their Manufacturing Methods

The present application discloses a semiconductor device and a manufacturing method thereof, which relates to the field of semiconductor technology. The device includes: a metal connection arranged in the dielectric layer of the device wafer; a first opening above the metal connection, the depth of the first opening is equal to that of the metal connection; a second opening at both ends of the device, the depth of the second opening is the same as that of the first opening; and a side wall covering the first opening and the second opening. The upper isolation layer is composed of a color filter material. The device and method can simplify the process steps of pad extraction and isolation, and meet the technical requirements of the back sealing ring.

【技术实现步骤摘要】
半导体器件及其制造方法
本申请涉及半导体
，特别涉及一种半导体器件及其制造方法。
技术介绍
现有的BSI(Back-sideilluminated，背照式)器件需要多道光刻层次及蚀刻工艺(如背面硅光刻或蚀刻、层间电介质沉积、布线沉积等)来实现焊盘引出和隔离，这种工艺的步骤繁琐且实现成本高。另外，缺乏针对于BSI器件的背面密封环的设计和工艺。
技术实现思路
本申请的专利技术人发现上述现有技术中存在的问题，并因此针对所述问题中的至少一个问题提出了一种新的技术方案。本申请的一个目的是提供一种半导体器件的技术方案，能够简化焊盘引出和隔离的工艺步骤，并能够满足背面密封环的技术需求。根据本申请的第一方面，提供了一种半导体器件，包括：设置在器件晶片的电介质层中的金属连线；位于所述金属连线上方的第一开口，所述第一开口的深度与所述金属连线齐平；覆盖在所述第一开口的侧壁上的第一隔离层，所述第一隔离层由第一滤色材料构成。可选地，该器件还包括：位于所述器件两端的第二开口，所述第二开口的深度与所述第一开口的深度相同；覆盖在所述第二开口的侧壁上的第二隔离层，所述第二隔离层由第二滤色材料构成。可选地，该器件还包括：位于所述器件晶片上的像素区，所述像素区包括由金属栅格隔开的填充有第三滤色材料的多个单元；位于所述多个单元上的微透镜。可选地，所述第一滤色材料与所述第二滤色材料由一种或多种颜色的滤色材料构成。可选地，所述第一开口和所述第二开口的开口深度小于或等于3μm；所述第一开口的宽度大于或等于40μm。可选地，该器件还包括：用于承载所述器件晶片的载体晶片。根据本申请的另一个方面，提供一种半导体器件的制造方法，包括：提供器件晶片，所述器件晶片的电介质层中形成有金属连线；在所述金属连线的上方形成第一开口，开口深度与所述金属连线平齐；在所述第一开口的侧壁上覆盖第一滤色材料以形成第一隔离层。可选地，该方法还包括：在所述器件两端分别形成第二开口，其开口深度与所述第一开口的开口深度相同；在所述第二开口的侧壁上覆盖第二滤色材料分别形成第二隔离层。可选地，该方法还包括：在所述器件晶片上形成图案化的金属栅格；在所述金属栅格之间的每个间隙中分别填充第三滤色材料；在每个所述间隙上方分别形成微透镜。可选地，所述第一隔离层和所述第二隔离层均通过曝光显影一种或多种滤色材料来形成。可选地，所述金属栅格由铝或者钨构成。可选地，所述第一开口和所述第二开口的深度小于或等于3μm；所述第一开口的宽度大于或等于40μm。可选地，该方法还包括：提供用于承载所述器件晶片的载体晶片。本申请的一个优点在于，通过对滤色材料曝光显影来形成隔离层简化了焊盘引出和隔离的工艺步骤；通过在器件两端的开口形成划片道满足了背面密封环的技术需求。附图说明构成说明书的一部分的附图描述了本申请的实施例，并且连同说明书一起用于解释本申请的原理。参照附图，根据下面的详细描述，可以更加清楚地理解本申请，其中：图1示出本申请的半导体器件的一个实施例的结构图。图2示出本申请的半导体器件的另一个实施例的结构图。图3示出本申请的半导体器件制造方法的一个实施例的流程图。图4示出本申请的半导体器件制造方法的一个步骤的示意图。图5示出本申请的半导体器件制造方法的另一个步骤的示意图。图6示出本申请的半导体器件制造方法的另一个实施例的流程图。图7示出本申请的半导体器件制造方法的又一个实施例的流程图。图8示出本申请的半导体器件制造方法的又一个步骤的示意图。图9示出本申请的半导体器件制造方法的再一个步骤的示意图。图10示出本申请的半导体器件制造方法的再一个步骤的示意图。具体实施方式现在将参照附图来详细描述本申请的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本申请的范围。同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本申请及其应用或使用的任何限制。对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。图1示出本申请的半导体器件的一个实施例的结构图。如图1所示，该器件包括：器件晶片11、金属连线13、第一开口14和第一隔离层15。在一个实施例中，器件晶片11包括：硅层19和电介质层12，电介质层12中设置有金属连线13，位于金属连线13上方的第一开口14的深度与金属连线13平齐，第一开口14的侧壁上覆盖有第一隔离层15，第一隔离层15由一种颜色的滤色材料或多种颜色的滤色材料叠加而成，如红、黄和绿三种颜色的滤色材料。在另一个实施例中，该器件还包括：第二开口16和第二隔离层17。第二开口16位于器件两端，且开口深度与第一开口15相同，第二隔离层17覆盖于第二开口16的侧壁，第二隔离层16由一种颜色的滤色材料或多种颜色的滤色材料叠加而成，如红、黄和绿三种颜色的滤色材料。其中，构成第二隔离层16与第一隔离层15的滤色材料可以相同也可以不同。在一个实施例中，器件晶片11下方还设置有由硅构成的载体晶片18。上述实施例中，利用滤色材料在第一开口侧壁形成隔离层，简化了焊盘引出和隔离的工艺步骤；通过位于器件两端的开口，形成划片道满足了背面密封环的技术需求。图2示出本申请的半导体器件的另一个实施例的结构图。图2所示，在上一个实施例的基础上该器件上还设置有像素区，像素区包括：金属栅格21、滤色材料22和微透镜23。金属栅格21的间隙形成了多个单元，在单元中填充有滤色材料22，微透镜23位于每个单元上面。在一个实施例中，在器件晶片11上沉积有氧化物层17，电介质层12中可以设置有多条由通孔26连通的金属连线25，金属栅格21由钨或者铝构成，滤色材料22可以是红、黄或绿色，与上述的第一滤色材料和第二滤色材料可以相同或不同。上述实施例中，隔离层由滤色材料构成，具有良好的绝缘性和不透光性，金属连线可以实现焊盘引出，简化了焊盘引出和隔离的工艺步骤；器件两端的第二开口形成划片道，满足了背面密封环的技术需求。图3示出本申请的半导体器件制造方法的一个实施例的流程图。图3所示，该方法包括：步骤301，提供器件晶片，器件晶片的电介质层中形成有金属连线。在一个实施例中，如图4所示，在电介质层中42中设置金属连线44，在电介质层42上沉积硅层43以得到器件晶片41，提供用于承载器件晶片41的载体晶片47。还可以在电解质层中设置多条由通孔46连接的金属连线45。步骤302，在金属连线的上方形成第一开口，开口深度与金属连线平齐。步骤303，在第一开口的侧壁上覆盖第一滤色材料以形成第一隔离层。在一个实施例中，如图5所示，在金属连线44上方开口，以形成第一开口51，开口深度可以小于或等于3μm，宽度可以小于或等于40μm；通过对滤色材料进行曝光显影，在第一开口51的侧壁上形本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：设置在器件晶片的电介质层中的金属连线；位于所述金属连线上方的第一开口，所述第一开口的深度与所述金属连线齐平；覆盖在所述第一开口的侧壁上的第一隔离层，所述第一隔离层由第一滤色材料构成。

【技术特征摘要】
1.一种半导体器件，包括：设置在器件晶片的电介质层中的金属连线；位于所述金属连线上方的第一开口，所述第一开口的深度与所述金属连线齐平；覆盖在所述第一开口的侧壁上的第一隔离层，所述第一隔离层由第一滤色材料构成。2.根据权利要求1所述的器件，还包括：位于所述器件两端的第二开口，所述第二开口的深度与所述第一开口的深度相同；覆盖在所述第二开口的侧壁上的第二隔离层，所述第二隔离层由第二滤色材料构成。3.根据权利要求2所述的器件，还包括：位于所述器件晶片上的像素区，所述像素区包括由金属栅格隔开的填充有第三滤色材料的多个单元；位于所述多个单元上的微透镜。4.根据权利要求2所述的器件，其中，所述第一滤色材料与所述第二滤色材料由一种或多种颜色的滤色材料构成。5.根据权利要求2所述的器件，其中，所述第一开口和所述第二开口的开口深度小于或等于3μm；所述第一开口的宽度大于或等于40μm。6.根据权利要求1-5中任一项所述的器件，还包括：用于承载所述器件晶片的载体晶片。7.一种半导体器件的制造方...

【专利技术属性】
技术研发人员：戚德奎，陈福成，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31