半导体装置及其制造方法制造方法及图纸

本申请公开了一种半导体装置及其制造方法，涉及半导体技术领域。其中，所述装置包括：衬底，所述衬底包括具有第一沟槽的NMOS区；以及第一隔离结构，包括：在所述第一沟槽的底面和所述第一沟槽的下部的侧壁上的第一衬垫层；在所述第一衬垫层上填充所述第一沟槽的下部的第一隔离材料层；在所述第一沟槽的上部的侧壁上的第二衬垫层；和在所述第一隔离材料层和所述第二衬垫层上填充所述第一沟槽的上部的第二隔离材料层。本申请实施例可以提高NMOS器件的性能。

Semiconductor Device and Its Manufacturing Method

The present application discloses a semiconductor device and a manufacturing method thereof, which relates to the field of semiconductor technology. The device comprises a substrate comprising a NMOS region with a first groove, a first isolation structure comprising a first liner on the bottom of the first groove and a side wall at the bottom of the first groove, and a first isolation material filled in the lower part of the first groove on the first liner. Layer; second liner on the side wall of the upper part of the first groove; and second isolation material layer filled with the upper part of the first groove on the first isolation material layer and the second liner. The embodiment of this application can improve the performance of NMOS devices.

【技术实现步骤摘要】
半导体装置及其制造方法
本申请涉及半导体
，尤其涉及一种半导体装置及其制造方法。
技术介绍
隔离结构一般用来隔离不同的器件，例如隔离NMOS器件与PMOS器件，或者隔离不同的NMOS器件。现有技术中，在形成用于隔离结构的沟槽后，会在沟槽的底面和侧壁上形成硅的氧化物层作为衬垫层，之后，在沟槽中填充隔离材料，从而形成隔离结构。本申请的专利技术人发现：作为衬垫层的硅的氧化物层的压应力比较大，会向NMOS器件的沟道引入压应力，不利于电子迁移，从而降低NMOS器件的性能。
技术实现思路
本申请的一个目的在于提高NMOS器件的性能。根据本申请的一方面，提供了一种半导体装置，包括：衬底，所述衬底包括具有第一沟槽的NMOS区；以及第一隔离结构，包括：在所述第一沟槽的底面和所述第一沟槽的下部的侧壁上的第一衬垫层；在所述第一衬垫层上填充所述第一沟槽的下部的第一隔离材料层；在所述第一沟槽的上部的侧壁上的第二衬垫层；和在所述第一隔离材料层和所述第二衬垫层上填充所述第一沟槽的上部的第二隔离材料层。在一个实施例中，所述第二衬垫层包括SiOxNy。在一个实施例中，所述第二衬垫层包括SiON。在一个实施例中，所述第一衬垫层包括硅的氧化物层。在一个实施例中，所述第二衬垫层的厚度为10埃至100埃。在一个实施例中，所述衬底还包括具有第二沟槽的PMOS区；所述装置还包括：第二隔离结构，包括：在所述第二沟槽的底面和侧壁上的第一衬垫层；和在所述第一衬垫层上填充所述第二沟槽的第一隔离材料层。在一个实施例中，所述装置还包括：在所述NMOS区除所述第一沟槽之外的区域上的第一硬掩模层。在一个实施例中，所述第二隔离材料层的上表面与所述第一硬掩模层的上表面基本齐平。根据本申请的另一方面，提供了一种半导体装置的制造方法，包括：提供衬底结构，所述衬底结构包括：衬底，所述衬底包括具有第一沟槽的NMOS区；以及在所述NMOS区除所述第一沟槽之外的区域上的第一硬掩模层；在所述第一沟槽的底面和侧壁上形成第一衬垫层；形成第一隔离材料层，以填充所述第一沟槽并覆盖所述第一硬掩模层；执行回刻工艺，以去除所述第一隔离材料层的一部分和所述第一衬垫层的一部分，从而露出所述第一沟槽的上部；在所述第一沟槽的上部的侧壁上形成含氮的氧化物层作为第二衬垫层；在形成第二衬垫层之后，形成第二隔离材料层，以填充所述第一沟槽的上部。在一个实施例中，所述第二衬垫层包括SiOxNy。在一个实施例中，所述第二衬垫层包括SiON。在一个实施例中，所述第一衬垫层包括硅的氧化物层。在一个实施例中，形成所述第二衬垫层的源气体包括NO、N2O或NH3。在一个实施例中，形成所述第二衬垫层的源气体中氮的剂量为1×1014至1×1016atoms/cm3。在一个实施例中，所述第二衬垫层的厚度为10埃至100埃。在一个实施例中，所述回刻工艺去除的第一隔离材料层的厚度为10埃-2000埃。在一个实施例中，形成所述第二衬垫层的工艺包括：快速退火工艺；或快速热氧化工艺和快速热氮化工艺；或原子层沉积；或化学气相沉积。在一个实施例中，所述第二隔离材料层的上表面与所述第一硬掩模层的上表面基本齐平。在一个实施例中，所述衬底还包括具有第二沟槽的PMOS区；所述衬底结构还包括在所述PMOS区除所述第二沟槽之外的区域上的第二硬掩模层；所述第一衬垫层还形成在所述第二沟槽的底面和侧壁上；所述第一隔离材料层还填充所述第二沟槽并覆盖所述第二硬掩模层；所述执行回刻工艺包括：在所述PMOS区上方形成掩模层；以所述掩模层为掩模去除所述NMOS区上的第一隔离材料层的一部分和第一衬垫层的一部分，从而露出所述第一沟槽的上部；以及去除所述掩模层。在一个实施例中，所述方法还包括：去除所述第一硬掩模层和所述第二硬掩模层。本申请实施例提供的半导体装置中，第一隔离结构的衬垫层包括下部的第一衬垫层和上部包括含氮的氧化物层的第二衬垫层，上部含氮的氧化物层的第二衬垫层的压应力比现有的硅的氧化物层的衬垫层的压应力小，因此，与现有的衬垫层相比，本申请包括上下两部分的衬垫层有利于提高后续在NMOS区中形成的NMOS器件的性能。通过以下参照附图对本申请的示例性实施例的详细描述，本申请的其它特征、方面及其优点将会变得清楚。附图说明附图构成本说明书的一部分，其描述了本申请的示例性实施例，并且连同说明书一起用于解释本申请的原理，在附图中：图1是根据本申请一个实施例的半导体装置的制造方法的简化流程图；图2A-图2G示出了根据本申请一个实施例的半导体装置的制造方法的各个阶段的示意图。具体实施方式现在将参照附图来详细描述本申请的各种示例性实施例。应理解，除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不应被理解为对本申请范围的限制。此外，应当理解，为了便于描述，附图中所示出的各个部件的尺寸并不必然按照实际的比例关系绘制，例如某些层的厚度或宽度可以相对于其他层有所夸大。以下对示例性实施例的描述仅仅是说明性的，在任何意义上都不作为对本申请及其应用或使用的任何限制。对于相关领域普通技术人员已知的技术、方法和装置可能不作详细讨论，但在适用这些技术、方法和装置情况下，这些技术、方法和装置应当被视为本说明书的一部分。应注意，相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义或说明，则在随后的附图的说明中将不需要对其进行进一步讨论。图1是根据本申请一个实施例的半导体装置的制造方法的简化流程图。图2A-图2G示出了根据本申请一个实施例的半导体装置的制造方法的各个阶段的示意图。下面结合图1、图2A-图2G对根据本申请一个实施例的半导体装置的制造方法进行详细说明。如图1所示，首先，在步骤102，提供衬底结构。如图2所示，衬底结构包括衬底201，衬底201包括具有第一沟槽202的NMOS区。衬底结构还包括在NMOS区除第一沟槽202之外的区域上的第一硬掩模层204。在一个实施例中，衬底201还可以包括具有第二沟槽203的PMOS区，衬底结构还可以包括在PMOS区除第二沟槽203之外的区域上的第二硬掩模层205。示例性地，衬底201例如可以是硅衬底等其他半导体衬底。第一硬掩模层204和第二硬掩模层205例如可以是硅的氮化物等。应理解，这里的NMOS区和PMOS区可以理解为在后续形成隔离结构之后要形成NMOS器件和PMOS器件的区域。在一个实施例中，NMOS区可以包括P阱，PMOS区可以包括N阱。在一个实施例中，可以在形成P阱和N阱后在衬底201上形成图案化的第一硬掩模层204和第二硬掩模层205，然后以第一硬掩模层204和第二硬掩模层205为掩模对衬底201进行刻蚀，从而形成第一沟槽202和第二沟槽203。接下来，在步骤104，在第一沟槽202的底面和侧壁上形成第一衬垫层206，如图2B所示。这里，在衬底结构包括第二沟槽203的情况下，第一衬垫层206还形成在第二沟槽203的底面和侧壁上。例如，可以通过现场水汽生成(ISSG)工艺等热生长工艺形成第一衬垫层206。在一个实施例中，第一衬垫层206可以是硅的氧化物层，例如二氧化硅。第一衬垫层206有利于修复形成第一沟槽202和第二沟槽203的刻蚀工艺对衬底201的表面造成的损伤，并且可以增加后续在第一沟本文档来自技高网...

【技术保护点】
1.一种半导体装置，其特征在于，包括：衬底，所述衬底包括具有第一沟槽的NMOS区；以及第一隔离结构，包括：在所述第一沟槽的底面和所述第一沟槽的下部的侧壁上的第一衬垫层；在所述第一衬垫层上填充所述第一沟槽的下部的第一隔离材料层；在所述第一沟槽的上部的侧壁上的第二衬垫层；和在所述第一隔离材料层和所述第二衬垫层上填充所述第一沟槽的上部的第二隔离材料层。

【技术特征摘要】
1.一种半导体装置，其特征在于，包括：衬底，所述衬底包括具有第一沟槽的NMOS区；以及第一隔离结构，包括：在所述第一沟槽的底面和所述第一沟槽的下部的侧壁上的第一衬垫层；在所述第一衬垫层上填充所述第一沟槽的下部的第一隔离材料层；在所述第一沟槽的上部的侧壁上的第二衬垫层；和在所述第一隔离材料层和所述第二衬垫层上填充所述第一沟槽的上部的第二隔离材料层。2.根据权利要求1所述的装置，其特征在于，所述第二衬垫层包括SiOxNy。3.根据权利要求2所述的装置，其特征在于，所述第二衬垫层包括SiON。4.根据权利要求1所述的装置，其特征在于，所述第一衬垫层包括硅的氧化物层。5.根据权利要求1所述的装置，其特征在于，所述第二衬垫层的厚度为10埃至100埃。6.根据权利要求1所述的装置，其特征在于，所述衬底还包括具有第二沟槽的PMOS区；所述装置还包括：第二隔离结构，包括：在所述第二沟槽的底面和侧壁上的第一衬垫层；和在所述第一衬垫层上填充所述第二沟槽的第一隔离材料层。7.根据权利要求1所述的装置，其特征在于，还包括：在所述NMOS区除所述第一沟槽之外的区域上的第一硬掩模层。8.根据权利要求7所述的装置，其特征在于，所述第二隔离材料层的上表面与所述第一硬掩模层的上表面基本齐平。9.一种半导体装置的制造方法，其特征在于，包括：提供衬底结构，所述衬底结构包括：衬底，所述衬底包括具有第一沟槽的NMOS区；以及在所述NMOS区除所述第一沟槽之外的区域上的第一硬掩模层；在所述第一沟槽的底面和侧壁上形成第一衬垫层；形成第一隔离材料层，以填充所述第一沟槽并覆盖所述第一硬掩模层；执行回刻工艺，以去除所述第一隔离材料层的一部分和所述第一衬垫层的一部分，从而露出所述第一沟槽的上部；在所述第一沟槽的上部的侧壁上形成含氮的氧化物层作为第二...

【专利技术属性】
技术研发人员：禹国宾，徐小平，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31