模拟输入/输出单元的版图设计方法技术

本发明专利技术提供一种模拟输入/输出单元的版图设计方法，包括：纵向排列P型二极管组、第一N型二极管组及第二N型二极管组，各二极管组中的二极管水平布局；在最顶层的金属层对信号线进行布线并打孔，连接各二极管组中二极管的一极；在最底层的金属层对模拟电源线、模拟地线及数字地线进行布线并打孔，分别连接对应二极管组中二极管的另一极。本发明专利技术能够降低模拟输入/输出单元中的信号线上的寄生电容，改善芯片性能。

Layout Design Method of Analog Input/Output Unit

The invention provides a layout design method for analog input/output units, which includes: longitudinal arrangement of P-type diodes, first N-type diodes and second N-type diodes, horizontal arrangement of diodes in each diode group, wiring and perforation of signal wires in the top metal layer, and connecting diodes in each diode group. One pole; in the bottom metal layer, the analog power cord, analog ground wire and digital ground wire are wired and punched, respectively, to connect the other pole of the corresponding diode group. The invention can reduce parasitic capacitance on signal lines in analog input/output units and improve chip performance.

【技术实现步骤摘要】
模拟输入/输出单元的版图设计方法
本专利技术涉及芯片设计
，尤其涉及一种模拟输入/输出单元的版图设计方法。
技术介绍
输入/输出单元是芯片中的重要组成部分，直接影响信号传输的质量。由于布局布线的原因，信号线上会产生寄生电容，主要包括两部分：信号线对芯片衬底产生的寄生电容以及信号线对电源线、地线产生的寄生电容。对于模拟输入/输出单元，既要防护信号的静电放电，又要把信号直接传入或传出芯片，特别是针对高频信号的传输，要求信号线上的寄生电容越小越好。现有的模拟输入/输出单元的结构示意图如图1所示，包括：P型二极管组D1、第一N型二极管组D2及第二N型二极管组D3，其中，P型二极管组D1包括并联的多个P型二极管，所述多个P型二极管的正极与信号线AIO连接，负极与模拟电源线AVDD连接；所述第一N型二极管组D2包括并联的多个N型二极管，所述多个N型二极管的正极与模拟地线AVSS连接，负极与所述信号线AIO连接；所述第二N型二极管组D3包括并联的多个N型二极管，所述多个N型二极管的正极与数字地线VSS连接，负极与所述信号线AIO连接。针对上述模拟输入/输出单元，图2是目前信号线的一种常用布线形式示意图，各二极管组中的二极管竖直布局并利用底层金属层进行信号线布线，图3是对应图2的一种电源线和地线的布线形式示意图。在实现本专利技术的过程中，专利技术人发现现有技术中至少存在如下技术问题：现有的版图设计方法忽视了信号线上的寄生电容过大的问题，从而导致信号尤其是高频信号在经过模拟输入/输出单元时产生较大损耗，影响电路性能。
技术实现思路
本专利技术提供的模拟输入/输出单元的版图设计方法，能够降低模拟输入/输出单元信号线上的寄生电容。本专利技术提供一种模拟输入/输出单元的版图设计方法，包括：纵向排列P型二极管组、第一N型二极管组及第二N型二极管组，所述P型二极管组中的多个P型二极管水平布局且负极相互连接，所述第一N型二极管组中的多个N型二极管水平布局且正极相互连接，所述第二N型二极管组中的多个N型二极管水平布局且正极相互连接；在最顶层的金属层对信号线进行布线，所述信号线分别与所述P型二极管组中的多个P型二极管的正极、所述第一N型二极管组中的多个N型二极管的负极以及所述第二N型二极管组中的多个N型二极管的负极存在交叠区域，在各交叠区域打孔；在最底层的金属层对模拟电源线进行布线，所述模拟电源线与所述P型二极管组中的多个P型二极管的负极存在交叠区域，在所述交叠区域打孔；在最底层的金属层对模拟地线进行布线，所述模拟地线与所述第一N型二极管组中的多个N型二极管的正极存在交叠区域，在所述交叠区域打孔；在最底层的金属层对数字地线进行布线，所述数字地线与所述第二N型二极管组中的多个N型二极管的正极存在交叠区域，在所述交叠区域打孔。可选地，所述在最顶层的金属层对信号线进行布线，所述信号线分别与所述P型二极管组中的多个P型二极管的正极、所述第一N型二极管组中的多个N型二极管的负极以及所述第二N型二极管组中的多个N型二极管的负极存在交叠区域包括：在最顶层金属层与所述P型二极管组、第一N型二极管组及第二N型二极管组存在交叠的区域沿纵向布置一根信号线。可选地，所述在最底层的金属层对模拟电源线进行布线，所述模拟电源线与所述P型二极管组中的多个P型二极管的负极存在交叠区域包括：在最底层金属层沿着所述P型二极管组中的多个P型二极管的负极轮廓布置所述模拟电源线。可选地，所述在最底层的金属层对模拟地线进行布线，所述模拟地线与所述第一N型二极管组中的多个N型二极管的正极存在交叠区域包括：在最底层金属层沿着所述第一N型二极管组中的多个N型二极管的正极轮廓布置所述模拟地线。可选地，所述在最底层的金属层对数字地线进行布线，所述数字地线与所述第二N型二极管组中的多个N型二极管的正极存在交叠区域包括：在最底层金属层沿着所述第二N型二极管组中的多个N型二极管的正极轮廓布置所述数字地线。可选地，所述方法还包括：在次顶层的金属层对信号线进行布线，位于次顶层的信号线与最顶层的信号线形状一致。可选地，所述方法还包括：在最底层金属层之上的一层或多层金属层分别对模拟电源线、模拟地线及数字地线进行布线，位于各金属层的模拟电源线与最底层的模拟电源线形状一致，位于各金属层的模拟地线与最底层的模拟地线形状一致，位于各金属层的数字地线与最底层的数字地线形状一致。可选地，当所述模拟电源线、模拟地线及数字地线所在的最高层金属层与所述信号线所在的最低层金属层相邻时，位于最高层金属层的模拟电源线、模拟地线及数字地线不与所述信号线产生交叠区域。通过本专利技术，将三个二极管组中的二极管水平布局，并利用顶层金属层对信号线AIO布线，同时利用底层金属层对电源线和地线布线，增大了信号线AIO与芯片衬底之间的距离，同时减小了信号线AIO与芯片衬底的正对面积，并减小了信号线AIO与电源线及地线的正对面积，与现有技术相比，能够降低模拟输入/输出单元中的信号线AIO上的寄生电容，更好地适应信号尤其是高频信号在模拟输入/输出单元的传输，从而改善模拟输入/输出单元乃至整个芯片的性能。附图说明图1为现有的模拟输入/输出单元的结构示意图；图2为现有的信号线布线形式示意图；图3为现有的电源线及地线布线形式示意图；图4为本专利技术一实施例提供的模拟输入/输出单元的版图设计方法的流程图；图5为本专利技术一实施例提供的模拟输入/输出单元的布局示意图；图6为本专利技术一实施例提供的信号线布线形式示意图；图7为本专利技术一实施例提供的电源线及地线布线形式示意图；图8为本专利技术另一实施例提供的电源线及地线布线形式示意图。具体实施方式为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。本专利技术实施例提供一种模拟输入/输出单元的版图设计方法，适用于图1所示的模拟输入/输出单元，如图4所示，所述方法包括：S11、纵向排列所述P型二极管组D1、第一N型二极管组D2及第二N型二极管组D3，所述P型二极管组D1中的多个P型二极管水平布局且负极相互连接，所述第一N型二极管组D2中的多个N型二极管水平布局且正极相互连接，所述第二N型二极管组D3中的多个N型二极管水平布局且正极相互连接。为了体现出效果，便于与现有方案作比较，假设所述P型二极管组D1、第一N型二极管组D2及第二N型二极管组D3各包括五个二极管，如图5所示，将上述三个二极管组纵向排列，其中所述第二N型二极管组D3放在最上面，下面依次是P型二极管组D1、第一N型二极管组D2，需要说明的是，三个二极管组的排列顺序可以根据需要进行调整。S12、在最顶层的金属层对信号线AIO进行布线，所述信号线AIO分别与所述P型二极管组D1中的多个P型二极管的正极、所述第一N型二极管组D2中的多个N型二极管的负极以及所述第二N型二极管组D3中的多个N型二极管的负极存在交叠区域，在各交叠区域打孔，以使信号线AIO能够与所述P型二极管组D1中的多个P型二极管的正极、所述第一N型二极管组D2中的多个N型本文档来自技高网...

【技术保护点】
1.一种模拟输入/输出单元的版图设计方法，所述模拟输入/输出单元包括：P型二极管组、第一N型二极管组及第二N型二极管组，其中，所述P型二极管组包括并联的多个P型二极管，所述多个P型二极管的正极与信号线连接，负极与模拟电源线连接；所述第一N型二极管组包括并联的多个N型二极管，所述多个N型二极管的正极与模拟地线连接，负极与所述信号线连接；所述第二N型二极管组包括并联的多个N型二极管，所述多个N型二极管的正极与数字地线连接，负极与所述信号线连接，其特征在于，包括：纵向排列所述P型二极管组、第一N型二极管组及第二N型二极管组，所述P型二极管组中的多个P型二极管水平布局且负极相互连接，所述第一N型二极管组中的多个N型二极管水平布局且正极相互连接，所述第二N型二极管组中的多个N型二极管水平布局且正极相互连接；在最顶层的金属层对信号线进行布线，所述信号线分别与所述P型二极管组中的多个P型二极管的正极、所述第一N型二极管组中的多个N型二极管的负极以及所述第二N型二极管组中的多个N型二极管的负极存在交叠区域，在各交叠区域打孔；在最底层的金属层对模拟电源线进行布线，所述模拟电源线与所述P型二极管组中的多个P型二极管的负极存在交叠区域，在所述交叠区域打孔；在最底层的金属层对模拟地线进行布线，所述模拟地线与所述第一N型二极管组中的多个N型二极管的正极存在交叠区域，在所述交叠区域打孔；在最底层的金属层对数字地线进行布线，所述数字地线与所述第二N型二极管组中的多个N型二极管的正极存在交叠区域，在所述交叠区域打孔。...

【技术特征摘要】
1.一种模拟输入/输出单元的版图设计方法，所述模拟输入/输出单元包括：P型二极管组、第一N型二极管组及第二N型二极管组，其中，所述P型二极管组包括并联的多个P型二极管，所述多个P型二极管的正极与信号线连接，负极与模拟电源线连接；所述第一N型二极管组包括并联的多个N型二极管，所述多个N型二极管的正极与模拟地线连接，负极与所述信号线连接；所述第二N型二极管组包括并联的多个N型二极管，所述多个N型二极管的正极与数字地线连接，负极与所述信号线连接，其特征在于，包括：纵向排列所述P型二极管组、第一N型二极管组及第二N型二极管组，所述P型二极管组中的多个P型二极管水平布局且负极相互连接，所述第一N型二极管组中的多个N型二极管水平布局且正极相互连接，所述第二N型二极管组中的多个N型二极管水平布局且正极相互连接；在最顶层的金属层对信号线进行布线，所述信号线分别与所述P型二极管组中的多个P型二极管的正极、所述第一N型二极管组中的多个N型二极管的负极以及所述第二N型二极管组中的多个N型二极管的负极存在交叠区域，在各交叠区域打孔；在最底层的金属层对模拟电源线进行布线，所述模拟电源线与所述P型二极管组中的多个P型二极管的负极存在交叠区域，在所述交叠区域打孔；在最底层的金属层对模拟地线进行布线，所述模拟地线与所述第一N型二极管组中的多个N型二极管的正极存在交叠区域，在所述交叠区域打孔；在最底层的金属层对数字地线进行布线，所述数字地线与所述第二N型二极管组中的多个N型二极管的正极存在交叠区域，在所述交叠区域打孔。2.根据权利要求1所述的方法，其特征在于，所述在最顶层的金属层对信号线进行布线，所述信号线分别与所述P型二极管组中的多个P型二极管的正极、所述第一N型二极管组中的多个N型二极管的负极以及所述第二N型二极管...

【专利技术属性】
技术研发人员：索超，
申请(专利权)人：展讯通信上海有限公司，
类型：发明
国别省市：上海,31