电子装置及其制造方法制造方法及图纸

电子装置包含第一半导体晶粒、多个凸块以及基材。第一半导体晶粒包含第一导电特征。凸块设置于第一半导体晶粒，并连接第一导电特征。基材包含第二导电特征。凸块是电性连接于第二导电特征。第一导电特征、凸块以及第二导电特征是配置以形成至少一环状结构。

Electronic Device and Its Manufacturing Method

The electronic device comprises a first semiconductor grain, a plurality of bumps and a substrate. The first semiconductor grain contains the first conductive characteristic. The bump is arranged in the first semiconductor grain and connected with the first conductive characteristic. The substrate contains a second conductive characteristic. The bump is electrically connected to the second conductive characteristic. The first conductive feature, the bump and the second conductive feature are configured to form at least one ring structure.

【技术实现步骤摘要】
电子装置及其制造方法
本案是关于一种可抑制环境中电磁辐射的耦合现象的电子装置及其制造方法。
技术介绍
于积体电路中，耦合现象常发生于其内的电感与线路，诸如发生于电感与电感之间、线路与线路之间以及电感与线路之间。尤其在高频领域中(如5GHz-10GHz)，或是10GHz以上，其耦合现象更加明显，严重影响积体电路的效能。对于发生在电感与电感之间的耦合现象而言，由于积体电路的制程的发展方向渐趋微型化，致使积体电路内的电感与电感之间的距离越来越近，从而导致电感与电感之间的耦合现象愈加显著。此外，于实际应用中，前述的电感可为变压器(transformer)、传输线(transmissionline)或金属走线(metaltrace)。
技术实现思路
依据本揭露之一实施方式，一种电子装置包含第一半导体晶粒、多个凸块以及基材。第一半导体晶粒包含第一导电特征。凸块设置于第一半导体晶粒，并连接第一导电特征。基材包含第二导电特征。凸块是电性连接于第二导电特征。依据本揭露之另一实施方式，一种电子装置的制造方法包含形成第一导电特征以及多个凸块于第一半导体晶粒，且第一导电特征电性连接多个凸块；以及将多个凸块电性连接基材上的第二导电特征。附图说明图1绘示依据本案的一实施方式的电子装置的立体图，其中省略绘示绝缘材料以及第二半导体晶粒。图2绘示沿着图1中线段A-A的剖视图。图3绘示依据本案的一实施方式的电子装置的实验数据图。图4绘示依据本案的一实施方式的电子装置的立体图。图5绘示依据本案的一实施方式的电子装置的立体图，其中省略绘示绝缘材料、第二半导体晶粒以及第三半导体晶粒。图6绘示沿着图5中线段B-B的剖视图。图7绘示依据本案的一实施方式的电子装置的制造方法的流程图。【符号说明】1、2、3：电子装置10：第一半导体晶粒12、22：凸块13：绝缘材料14：第二半导体晶粒15：环状结构16：第三半导体晶粒17：空间18：第一电磁辐射源结构19：第二电磁辐射源结构100、200：第一导电特征140、240：第二导电特征160：导电接触162：第三导电特征170、370、3700、3702：子空间1001～1006：步骤m1、m2：曲线A-A、B-B：线段具体实施方式在说明书及后续的申请专利范围当中使用了某些词汇来指称特定的元件。所属领域中具有通常知识者应可理解，制造商可能会用不同的名词来称呼同样的元件。本说明书及后续的申请专利范围并不以名称的差异来作为区分元件的方式，而是以元件在功能上的差异来作为区分的准则。在通篇说明书及后续的权利要求当中所提及的「包含」是为一开放式的用语，故应解释成「包含但不限定于」。另外，「耦接」一词在此是包含任何直接及间接的电气连接手段。因此，若文中描述一第一装置耦接于一第二装置，则代表该第一装置可直接电气连接于该第二装置，或透过其他装置或连接手段间接地电气连接至该第二装置。请参照图1及图2。图1绘示依据本案的一实施方式的电子装置1的立体图，其中省略绘示绝缘材料13以及第二半导体晶粒14(见图2)。图2绘示沿着图1中线段A-A的剖视图。如图所示，于本实施方式中，电子装置1包含第一半导体晶粒10、多个凸块12、第二半导体晶粒14(于本实施方式中亦可被称为基材，见图2)、绝缘材料13(见图2)、第一电磁辐射源结构18以及第二电磁辐射源结构19。于本实施方式中，电子装置1为积体电路。以下将详细介绍各元件的结构、功能以及各元件之间的连接关系。于本实施方式中，第一半导体晶粒10包含第一导电特征100。第二半导体晶粒14包含第二导电特征140。于其他实施方式中，第二半导体晶粒14可由印刷电路板(PrintedCircuitBoard,PCB)所取代。于本实施方式中，第一半导体晶粒10的第一导电特征100与第二半导体晶粒14的第二导电特征140之间具有空间17。也就是说，第一半导体晶粒10的第一导电特征100与第二半导体晶粒14的第二导电特征140藉由空间17而相互分离。此外，本实施方式的第一半导体晶粒10与第二半导体晶粒14共同形成三维积体电路(3DIC)堆叠架构。于图1中，多个凸块12设置于第一半导体晶粒10，并连接第一半导体晶粒10的第一导电特征100。凸块12接合第二半导体晶粒14(见图2)的第二导电特征140，因而电性连接于第二导电特征140。也就是说，凸块12设置于空间17中，以形成至少一子空间170(绘示为一个)。详细而言，子空间170由两个相邻的凸块12、第一半导体晶粒10的第一导电特征100的一部位以及第二半导体晶粒14的第二导电特征140的一部位环绕而形成。相对地，前述的两个相邻的凸块12、第一导电特征100的一部位以及第二导电特征140的一部位环绕而形成封闭地环状结构15。于本实施方式中，凸块12为柱状凸块，但本案不以此为限。于其他实施方式中，凸块12也可为球状。举例来说，多个凸块12可为球栅式阵列(ballgridarray,BGA)的形式。于图2中，绝缘材料13位于第一半导体晶粒10与第二半导体晶粒14之间，且容置凸块12。也就是说，第一半导体晶粒10与第二半导体晶粒14藉由凸块12相互耦接，而其余的空隙利用绝缘材料13填充。于本实施方式中，绝缘材料13为填充胶(filler)，但本案不以此为限。此外，本实施方式的第一半导体晶粒10的第一导电特征100、多个凸块12以及第二半导体晶粒14中的至少一者是接地或浮接。于图1中，第一半导体晶粒10的第一导电特征100位于第一电磁辐射源结构18与第二电磁辐射源结构19之间。此外，第二半导体晶粒14(见图2)的第二导电特征140于第一半导体晶粒10上具有垂直投影，前述的垂直投影位于第一电磁辐射源结构18与第二电磁辐射源结构19之间。详细而言，第一电磁辐射源结构18与第二电磁辐射源结构19分隔于第一半导体晶粒10的第一导电特征100、该些凸块12以及第二半导体晶粒14的第二导电特征140的两侧。于本实施方式中，第一电磁辐射源结构18以及第二电磁辐射源结构19分别为电感电容共振腔(LCtank)，但本案不以此为限。于其他实施方式中，只要能产生电磁辐射的元件皆能应用于本揭露。举例来说，第一电磁辐射源结构18以及第二电磁辐射源结构19也可为基于电感的转换器。于本实施方式中，第一电磁辐射源结构18以及第二电磁辐射源结构19设置于第一半导体晶粒10，但本案不限于此。于其他实施方式中，第一电磁辐射源结构18或第二电磁辐射源结构19的电感电容共振腔的电感部分与电容部分是分别设置于不同的晶粒，前述的不同的晶粒之间是相互耦接。举例来说，前述的不同的晶粒可藉由直通矽晶穿孔导线(ThroughSiliconVia,TSV)及/或锡焊凸块而彼此耦接，但本案不以此为限。当第一电磁辐射源结构18或第二电磁辐射源结构19直接或是间接地产生电磁辐射，且此电磁辐射从环状结构15的子空间170通过时，依据冷次定律(Lenz'slaw)，环状结构15会主动地在子空间170产生反向的感应磁场，以抑制第一电磁辐射源结构18或第二电磁辐射源结构19所产生的磁场通过子空间170，使通过子空间170内的整体磁场降低。藉由前述的结构配置，本实施方式可降低第一电磁辐射源结构18以及第二电磁辐射源结构19的电本文档来自技高网...

【技术保护点】
1.一种电子装置，包含：一第一半导体晶粒，包含一第一导电特征；复数个凸块，设置于该第一半导体晶粒，并连接该第一导电特征；以及一基材，包含一第二导电特征，其中该些凸块是电性连接于该第二导电特征，且该第一导电特征、该些凸块以及该第二导电特征是配置以形成至少一环状结构。

【技术特征摘要】
1.一种电子装置，包含：一第一半导体晶粒，包含一第一导电特征；复数个凸块，设置于该第一半导体晶粒，并连接该第一导电特征；以及一基材，包含一第二导电特征，其中该些凸块是电性连接于该第二导电特征，且该第一导电特征、该些凸块以及该第二导电特征是配置以形成至少一环状结构。2.根据权利要求1所述的电子装置，其中该些凸块是接合该第二导电特征。3.根据权利要求1所述的电子装置，更包含一第三半导体晶粒，该第三半导体晶粒位于该第一半导体晶粒与该基材之间，且该些凸块经由该第三半导体晶粒而电性连接该第二导电特征。4.根据权利要求3所述的电子装置，其中该第三半导体晶粒包含复数个导电接触，该些凸块分别经由该些导电接触电性连接该第二导电特征。5.根据权利要求1所述的电子装置，其中该第一导电特征与该第二导电特征之间具有一空间，该些凸块设置于该空间中以形成至少一子空间，该子空间由该些凸块中相邻的两者、该第一导电特征的一部位以及该第二导电特征的一部位环绕而形成。6.根据权利要求...

【专利技术属性】
技术研发人员：颜孝璁，简育生，叶达勋，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：中国台湾,71