漏电测试结构和漏电测试方法技术

本发明专利技术涉及一种漏电测试结构和漏电测试方法，所述漏电测试结构包括：半导体衬底；相邻的第一晶体管和第二晶体管，形成于所述半导体衬底上，所述第一晶体管的第一源漏极和第二晶体管的第二源漏极相邻且通过一隔离结构隔离；测试栅结构，包括测试栅极，所述测试栅结构位于所述隔离结构表面。

Leakage Testing Structure and Leakage Testing Method

The present invention relates to a leakage test structure and a leakage test method. The leakage test structure includes: a semiconductor substrate; adjacent first transistors and second transistors formed on the semiconductor substrate; the first source and drain of the first transistor and the second source and drain of the second transistor are adjacent and pass through an isolation junction. A structure isolation; a test gate structure, including a test gate, is located on the surface of the isolation structure.

【技术实现步骤摘要】
漏电测试结构和漏电测试方法
本专利技术涉及半导体
，尤其涉及一种漏电测试结构和漏电测试方法。
技术介绍
半导体器件之间均需要通过隔离结构进行隔离，例如浅沟槽隔离结构。隔离结构的隔离性能对产品的性能有重要影响。现有技术中，通过漏电测试对隔离结构的隔离性能进行检测。在现有技术中，在对相邻晶体管之间的隔离结构进行漏电测试时，通常在隔离结构两侧的两个晶体管之间的源漏极上施加电压，从而检测漏电流。现有技术的缺点是，当漏电流偏大时，不容易判断是哪一步工艺异常导致了较大的漏电流，隔离结构的深度、隔离结构两侧的相邻晶体管的源漏极内的掺杂离子的注入剂量等均可能导致较大的漏电流。如何较为准确的检测隔离结构的隔离性能，准确判断漏电原因，是目前亟待解决的问题。
技术实现思路
本专利技术所要解决的技术问题是，提供一种漏电测试结构和漏电测试方法，以准确检测隔离结构的隔离性能和判断漏电原因。为解决上述问题，本专利技术提供了一种漏电测试结构，包括：半导体衬底；相邻的第一晶体管和第二晶体管，形成于所述半导体衬底上，所述第一晶体管的第一源漏极和第二晶体管的第二源漏极相邻且通过一隔离结构隔离；测试栅结构，包括测试栅极，所述测试栅结构位于所述隔离结构表面。可选的，所述隔离结构为浅沟槽隔离结构。可选的，所述第一源漏极和所述第二源漏极的掺杂类型相同。可选的，所述测试栅结构还包括位于所述测试栅极侧壁表面的侧墙。可选的，所述测试栅结构的宽度小于或等于所述隔离结构的宽度。可选的，所述测试栅结构在所述隔离结构表面所在平面内的投影，完全位于所述隔离结构表面内。为了解决上述问题，本专利技术的技术方案还提供一种漏电测试方法，包括：提供漏电测试结构；对所述漏电测试结构的测试栅结构施加测试栅电压；对所述第一源漏极施加第一电压；对所述第二源漏极施加第二电压。可选的，包括：进行阈值电压测试步骤，所述阈值电压测试步骤进一步包括：保持所述第一电压与第二电压相同，所述测试栅电压自0V逐渐升高，所述第一源漏极和第二源漏极导通时的测试栅电压为阈值电压。可选的，在所述阈值电压测试步骤中，所述测试栅电压自0V逐渐升高至5V，所述第一电压与第二电压的绝对值小于等于5V。可选的，包括：进行漏电测试步骤，所述漏电测试步骤进一步包括：保持所述第二电压不变，使得所述第一电压在一电压范围内以一固定的步进值逐渐变化，测试所述第一源漏极和第二源漏极之间的漏电流。可选的，在所述漏电测试步骤中，所述电压范围为-1.5V～3.5V。可选的，在所述漏电测试步骤中，所述步进值为0.1V～0.3V。可选的，所述漏电测试步骤还包括：改变测试栅电压的电压值，在不同测试栅电压值的情况下，测试所述漏电流。可选的，所述测试栅电压的绝对值小于等于5V。本专利技术的漏电测试结构在相邻晶体管的源漏极之间具有隔离结构，且所述隔离结构表面具有测试栅结构，所述测试栅结构、隔离结构以及隔离结构两侧的源漏极构成一测试晶体管。通过对所述测试晶体管的电性能进行测试，可以实现对相邻晶体管之间的漏电测试。附图说明图1为本专利技术一具体实施方式的漏电测试结构的俯视结构示意图；图2为本专利技术一具体实施方式的漏电测试结构的剖面结构示意图；图3为本专利技术一具体实施方式的漏电测试结构进行漏电测试的结构示意图。具体实施方式下面结合附图对本专利技术提供的漏电测试结构和漏电测试方法的具体实施方式做详细说明。请参考图1和图2，图1为本专利技术一具体实施方式的漏电测试结构的俯视示意图，图2为漏电测试结构的剖面结构示意图。所述漏电测试结构，包括：半导体衬底100；相邻的第一晶体管110和第二晶体管120，形成于所述半导体衬底100上，所述第一晶体管110的第一源漏极112和第二晶体管120的第二源漏极122相邻且通过一隔离结构130隔离；测试栅结构，包括测试栅极131，所述测试栅结构位于所述隔离结130表面。可以在晶圆的功能区域上形成半导体器件的同时，在晶圆的测试区域形成所述漏电测试结构。所述漏电测试结构的第一晶体管110、第二晶体管120以及隔离结构130均与功能区域上的半导体器件形成过程同步，从而使得所述第一晶体管110、第二晶体管120以及隔离结构130的参数与半导体器件的参数一致，因此，通过测试所述测试结构内的相邻晶体管之间的漏电情况，可以知道半导体器件内的相邻晶体管之间的漏电情况。所述隔离结构130为绝缘隔离结构，包括绝缘介质材料。具体的，该实施方式中，所述隔离结构130为浅沟槽隔离结构，包括形成于所述半导体衬底100内的浅沟槽，以及填充所述浅沟槽的绝缘层。所述绝缘层的材料为氧化硅，也是碳氧化硅或其他绝缘介质材料。在其他具体实施方式中，所述隔离结构130还可以为其他具有绝缘介质层的隔离结构。所述第一晶体管110包括第一栅极111、第一栅极111与半导体衬底100之间的第一栅介质层211，以及位于所述第一栅极111两侧的半导体衬底100内的掺杂区，分别作为源极和漏极。该具体实施方式中，所述第一晶体管的源极和漏极可以互换，不影响具体实施方式的具体技术效果，因此将所述第一栅极111两侧的半导体衬底100内的掺杂区均命名为第一源漏极112。所述第一栅极111的侧壁表面还形成有第一侧墙212(图1中未示出)，所述第一栅极111两侧的半导体衬底100内还包括第一轻掺杂区213。所述第一晶体管110的第一栅极111表面还形成有第一栅极接触层113(图2中未示出)，所述第一源漏极112表面还形成有第一源漏极接触层114(图2中未示出)。可以通过所述第一源漏极接触层114、第一栅极接触层113分别与所述第一源漏极112、第一栅极111建立电连接。所述第二晶体管120包括第二栅极121、第二栅极121与半导体衬底100之间的第二栅介质层221，以及位于所述第二栅极121两侧的半导体衬底100内的掺杂区，分别作为源极和漏极。该具体实施方式中，所述第二晶体管的源极和漏极可以互换，不影响具体实施方式的具体技术效果，因此将所述第二栅极121两侧的半导体衬底100内的掺杂区均命名为第二源漏极122。所述第二栅极121的侧壁表面还形成有第二侧墙222(图1中未示出)，所述第二栅极121两侧的半导体衬底100内还包括第二轻掺杂区223。所述第二晶体管120的第二栅极121表面还形成有第二栅极接触层123(图2中未示出)，所述第二源漏极122表面还形成有第二源漏极接触层124(图2中未示出)。可以通过所述第二源漏极接触层124、第二栅极接触层123分别与所述第二源漏极122、第二栅极121建立电连接。在一个具体实施方式中，所述第一晶体管110和第二晶体管120同时形成，为相同类型的晶体管，所述第一源漏极112和所述第二源漏极122的掺杂类型相同，且所述第一源漏极112和所述第二源漏极122的掺杂浓度也相同。在其他具体实施方式中，所述第一源漏极112和所述第二源漏极122的掺杂类型相同，但是第一源漏极112和所述第二源漏极122的掺杂浓度不同。在该具体实施方式中，所述第一晶体管110和第二晶体管120均为N型晶体管。所述隔离结构130位于相邻的第一源漏极121和第二源漏极122之间，与所述第一源漏极112和第二源漏极122毗邻。所述测试栅结构包括测试栅极131，位于所述隔离结构130的表面。该具体实施方式中，本文档来自技高网...

【技术保护点】
1.一种漏电测试结构，其特征在于，包括：半导体衬底；相邻的第一晶体管和第二晶体管，形成于所述半导体衬底上，所述第一晶体管的第一源漏极和第二晶体管的第二源漏极相邻且通过一隔离结构隔离；测试栅结构，包括测试栅极，所述测试栅结构位于所述隔离结构表面。

【技术特征摘要】
1.一种漏电测试结构，其特征在于，包括：半导体衬底；相邻的第一晶体管和第二晶体管，形成于所述半导体衬底上，所述第一晶体管的第一源漏极和第二晶体管的第二源漏极相邻且通过一隔离结构隔离；测试栅结构，包括测试栅极，所述测试栅结构位于所述隔离结构表面。2.根据权利要求1所述的漏电测试结构，其特征在于，所述隔离结构为浅沟槽隔离结构。3.根据权利要求1所述的漏电测试结构，其特征在于，所述第一源漏极和所述第二源漏极的掺杂类型相同。4.根据权利要求1所述的漏电测试结构，其特征在于，所述测试栅结构还包括位于所述测试栅极侧壁表面的侧墙。5.根据权利要求1所述的漏电测试结构，其特征在于，所述测试栅结构的宽度小于或等于所述隔离结构的宽度。6.根据权利要求1所述的漏电测试结构，其特征在于，所述测试栅结构在所述隔离结构表面所在平面内的投影，完全位于所述隔离结构表面内。7.一种漏电测试方法，其特征在于，包括：提供如权利要求1至6中任一项所述的漏电测试结构；对所述漏电测试结构的测试栅结构施加测试栅电压；对所述第一源漏极施加第一电压；对所述第二源漏极施加第二电压。8.根据权利要求7所述的漏电测试方法，其特征在于，包括：进行...

【专利技术属性】
技术研发人员：李晓明，林宗德，黄仁德，
申请(专利权)人：德淮半导体有限公司，
类型：发明
国别省市：江苏,32