栅极驱动电路及其控制方法、显示装置制造方法及图纸

本申请的一些实施例提供栅极驱动电路及其控制方法、显示装置，涉及显示技术领域，用于根据用户的需要对栅极驱动电路输出信号中有效信号的保持时间进行调整。栅极驱动电路包括多个级联的移位寄存器以及多个编码控制子电路；至少两个依次级联的移位寄存器构成一个移位寄存组。移位寄存组与编码控制子电路一一对应。移位寄存组中的所有移位寄存器均与该移位寄存组对应的编码控制子电路相连接。编码控制子电路被配置为接收编码信号，并在编码信号的控制下，根据与编码控制子电路相连接的移位寄存器输出的信号，将第一电压端或第二电压端的电压传输至驱动信号输出端。

Gate Driving Circuit and Its Control Method and Display Device

Some embodiments of the present application provide a gate driving circuit, its control method and display device, relating to the display technology field, for adjusting the holding time of the effective signal in the output signal of the gate driving circuit according to the needs of the user. The gate drive circuit consists of multiple cascaded shift registers and multiple coding control sub-circuits; at least two cascaded shift registers constitute a shift register group. The shift register group corresponds to the coding control sub-circuit one by one. All shift registers in the shift register group are connected to the coding control sub-circuits corresponding to the shift register group. The encoding control sub-circuit is configured to receive the encoding signal, and under the control of the encoding signal, the voltage of the first voltage terminal or the second voltage terminal is transmitted to the output terminal of the driving signal according to the output signal of the shift register connected with the encoding control sub-circuit.

【技术实现步骤摘要】
栅极驱动电路及其控制方法、显示装置
本专利技术涉及显示
，尤其涉及栅极驱动电路及其控制方法、显示装置。
技术介绍
TFT-LCD(ThinFilmTransistorLiquidCrystalDisplay，薄膜晶体管-液晶显示装置)或有机发光二极管(OrganicLightEmittingDiode，OLED)显示装置作为一种平板显示装置，因其具有体积小、功耗低、无辐射以及制作成本相对较低等特点，而越来越多地被应用于高性能显示领域当中。上述TFT-LCD或OLED显示装置的栅线可以通过GOA(GateDriveronArray，阵列基板行驱动)电路进行驱动。现有技术中，GOA电路输出信号中的有效信号(例如低电平或高电平)的保持时间通常无法改变，因此无法根据用户的需要灵活进行调整。
技术实现思路
本专利技术的实施例提供一种栅极驱动电路及其控制方法、显示装置，用于根据用户的需要对栅极驱动电路输出信号中有效信号的保持时间进行调整。为达到上述目的，本专利技术的实施例采用如下技术方案：本申请实施例的一方面，提供一种栅极驱动电路，所述栅极驱动电路包括多个级联的移位寄存器以及多个编码控制子电路；至少两个依次级联的所述移位寄存器构成一个移位寄存组；所述移位寄存组与所述编码控制子电路一一对应；所述移位寄存组中的所有所述移位寄存器均与该移位寄存组对应的所述编码控制子电路相连接；一级所述移位寄存器被配置为将接收到的信号传输至下一级移位寄存器以及与所述移位寄存器相连接的编码控制子电路；所述编码控制子电路还连接第一电压端、第二电压端、驱动信号输出端；所述编码控制子电路被配置为接收编码信号，并在所述编码信号的控制下，根据与所述编码控制子电路相连接的移位寄存器输出的信号，将所述第一电压端或所述第二电压端的电压传输至所述驱动信号输出端。在本申请的一些实施例中，所述编码控制子电路包括选通子电路以及输出子电路；所述选通子电路连接所述移位寄存组，所述选通子电路被配置为接收编码信号，并在所述编码信号的控制下，将所述移位寄存组中至少一个移位寄存器输出的信号传输至输出子电路；所述输出子电路还连接所述第一电压端、第二电压端以及所述驱动信号输出端；所述输出子电路被配置为根据所述选通子电路输出的信号，将所述第一电压端或所述第二电压端的电压传输至所述驱动信号输出端。在本申请的一些实施例中，每个所述移位寄存器具有第一输出端和第二输出端；所述选通子电路包括第一选通子电路、第二选通子电路；所述输出子电路包括第一输出子电路和第二输出子电路；所述第一选通子电路连接所述移位寄存组中各个移位寄存器的第一输出端，以及所述第一输出子电路；所述第一选通子电路被配置为根据所述编码信号，将所述移位寄存组中的至少一个移位寄存器的第一输出端输出的信号传输至第一输出子电路；所述第二选通子电路连接所述移位寄存组中各个移位寄存器的第二输出端，以及所述第二输出子电路；所述第二选通子电路被配置为根据所述编码信号，将所述移位寄存组中的至少一个移位寄存器的第二输出端输出的信号传输至第二输出子电路；所述第一输出子电路还连接第一电压端以及所述驱动信号输出端；所述第一输出子电路被配置为根据所述第一选通子电路输出的信号，将第一电压端的电压传输至所述驱动信号输出端；所述第二输出子电路还连接第二电压端以及所述驱动信号输出端；所述第二输出子电路被配置为根据所述第二选通子电路输出的信号，将第二电压端的电压传输至所述驱动信号输出端。在本申请的一些实施例中，所述编码控制子电路还连接多条数据信号线，所述多条数据信号线被配置为分别接收一编码数据；所述多条数据信号线分别接收的所述编码数据依次排列构成并行的编码信号。在本申请的一些实施例中，所述栅极驱动电路还包括串行转并行子电路；所述串行转并行子电路与所述多条数据信号线分别连接，所述串行转并行子电路被配置为接收串行的编码信号，将接所述串行的编码信号转换为所述并行的编码信号，并将所述并行的编码信号中的多个编码数据分别传输至所述多条数据信号线。在本申请的一些实施例中，在每个所述移位寄存器具有第一输出端和第二输出端、所述选通子电路包括第一选通子电路、第二选通子电路、所述输出子电路包括第一输出子电路和第二输出子电路的情况下，所述移位寄存组包括依次级联的第一移位寄存器、第二移位寄存器、第三移位寄存器以及第四移位寄存器；所述多条数据信号线包括第一数据信号线、第二数据信号线、第三数据信号线、第四数据信号线、第五数据信号线、第六数据信号线、第七数据信号线以及第八数据信号线；所述第一选通子电路包括第一晶体管、第二晶体管、第三晶体管以及第四晶体管；所述第一晶体管的栅极连接所述第一数据信号线，第一极连接所述第一移位寄存器的第一输出端，第二极连接所述第一输出子电路；所述第二晶体管的栅极连接所述第二数据信号线，第一极连接所述第二移位寄存器的第一输出端，第二极连接所述第一输出子电路；所述第三晶体管的栅极连接所述第三数据信号线，第一极连接所述第三移位寄存器的第一输出端，第二极连接所述第一输出子电路；所述第四晶体管的栅极连接所述第四数据信号线，第一极连接所述第四移位寄存器的第一输出端，第二极连接所述第一输出子电路；所述第二选子电路包括第五晶体管、第六晶体管、第七晶体管以及第八晶体管；所述第五晶体管的栅极连接所述第五数据信号线，第一极连接所述第一移位寄存器的第二输出端，第二极连接所述第二输出子电路；所述第六晶体管的栅极连接所述第六数据信号线，第一极连接所述第二移位寄存器的第二输出端，第二极连接所述第二输出子电路；所述第七晶体管的栅极连接所述第七数据信号线，第一极连接所述第三移位寄存器的第二输出端，第二极连接所述第二输出子电路；所述第八晶体管的栅极连接所述第八数据信号线，第一极连接所述第四移位寄存器的第二输出端，第二极连接所述第二输出子电路。在本申请的一些实施例中，所述第一输出子电路包括第一输出晶体管；所述第一输出晶体管的栅极连接所述第一选通子电路，第一极连接所述第一电压端，第二极连接所述驱动信号输出端；所述第二输出子电路包括第二输出晶体管；所述第二输出晶体管的栅极连接所述第二选通子电路，第一极连接所述第二电压端，第二极连接所述驱动信号输出端。在本申请的一些实施例中，所述输出子电路还连接接地端；所述输出子电路还包括存储电容，所述存储电容的一端连接所述接地端，另一端连接所述驱动信号输出端。在本申请的一些实施例中，所述栅极驱动电路的多个级联的移位寄存器中，第一级移位寄存器的信号输入端连接起始信号端；除了第一级移位寄存器以外，其余移位寄存器的信号输入端连接上一级移位寄存器的信号输出端；最后一级移位寄存器的复位信号端用于接收复位信号，或者连接所述起始信号端；除了最后一级以为寄存器以外，其余移位寄存器的复位信号端连接下一级移位寄存器的信号输出端。在本申请的一些实施例中，所述栅极驱动电路的每一级移位寄存器具有第一时钟信号端和第二时钟信号端；相邻且级联的两个移位寄存器中，其中一个移位寄存器的所述第一时钟信号端连接第一系统时钟信号端，第二时钟信号端连接第二系统时钟信号端；另一个移位寄存器的所述第一时钟信号端连接第二系统时钟信号端，第二时钟信号端连接第一系统时钟信号端。本申请的另一方面，提供一种显示装置，包括如上所述的本文档来自技高网...

【技术保护点】
1.一种栅极驱动电路，其特征在于，所述栅极驱动电路包括多个级联的移位寄存器以及多个编码控制子电路；至少两个依次级联的所述移位寄存器构成一个移位寄存组；所述移位寄存组与所述编码控制子电路一一对应；所述移位寄存组中的所有所述移位寄存器均与该移位寄存组对应的所述编码控制子电路相连接；一级所述移位寄存器被配置为将接收到的信号传输至下一级移位寄存器以及与所述移位寄存器相连接的编码控制子电路；所述编码控制子电路还连接第一电压端、第二电压端、驱动信号输出端；所述编码控制子电路被配置为接收编码信号，并在所述编码信号的控制下，根据与所述编码控制子电路相连接的移位寄存器输出的信号，将所述第一电压端或所述第二电压端的电压传输至所述驱动信号输出端。

【技术特征摘要】
1.一种栅极驱动电路，其特征在于，所述栅极驱动电路包括多个级联的移位寄存器以及多个编码控制子电路；至少两个依次级联的所述移位寄存器构成一个移位寄存组；所述移位寄存组与所述编码控制子电路一一对应；所述移位寄存组中的所有所述移位寄存器均与该移位寄存组对应的所述编码控制子电路相连接；一级所述移位寄存器被配置为将接收到的信号传输至下一级移位寄存器以及与所述移位寄存器相连接的编码控制子电路；所述编码控制子电路还连接第一电压端、第二电压端、驱动信号输出端；所述编码控制子电路被配置为接收编码信号，并在所述编码信号的控制下，根据与所述编码控制子电路相连接的移位寄存器输出的信号，将所述第一电压端或所述第二电压端的电压传输至所述驱动信号输出端。2.根据权利要求1所述的栅极驱动电路，其特征在于，所述编码控制子电路包括选通子电路以及输出子电路；所述选通子电路连接所述移位寄存组，所述选通子电路被配置为接收编码信号，并在所述编码信号的控制下，将所述移位寄存组中至少一个移位寄存器输出的信号传输至输出子电路；所述输出子电路还连接所述第一电压端、第二电压端以及所述驱动信号输出端；所述输出子电路被配置为根据所述选通子电路输出的信号，将所述第一电压端或所述第二电压端的电压传输至所述驱动信号输出端。3.根据权利要求2所述的栅极驱动电路，其特征在于，每个所述移位寄存器具有第一输出端和第二输出端；所述选通子电路包括第一选通子电路、第二选通子电路；所述输出子电路包括第一输出子电路和第二输出子电路；所述第一选通子电路连接所述移位寄存组中各个移位寄存器的第一输出端，以及所述第一输出子电路；所述第一选通子电路被配置为根据所述编码信号，将所述移位寄存组中的至少一个移位寄存器的第一输出端输出的信号传输至第一输出子电路；所述第二选通子电路连接所述移位寄存组中各个移位寄存器的第二输出端，以及所述第二输出子电路；所述第二选通子电路被配置为根据所述编码信号，将所述移位寄存组中的至少一个移位寄存器的第二输出端输出的信号传输至第二输出子电路；所述第一输出子电路还连接第一电压端以及所述驱动信号输出端；所述第一输出子电路被配置为根据所述第一选通子电路输出的信号，将第一电压端的电压传输至所述驱动信号输出端；所述第二输出子电路还连接第二电压端以及所述驱动信号输出端；所述第二输出子电路被配置为根据所述第二选通子电路输出的信号，将第二电压端的电压传输至所述驱动信号输出端。4.根据权利要求1-3任一项所述的栅极驱动电路，其特征在于，所述编码控制子电路还连接多条数据信号线，所述多条数据信号线被配置为分别接收一编码数据；所述多条数据信号线分别接收的所述编码数据依次排列构成并行的编码信号。5.根据权利要求4所述的栅极驱动电路，其特征在于，所述栅极驱动电路还包括串行转并行子电路；所述串行转并行子电路与所述多条数据信号线分别连接，所述串行转并行子电路被配置为接收串行的编码信号，将接所述串行的编码信号转换为所述并行的编码信号，并将所述并行的编码信号中的多个编码数据分别传输至所述多条数据信号线。6.根据权利要求4所述的栅极驱动电路，其特征在于，在每个所述移位寄存器具有第一输出端和第二输出端、所述选通子电路包括第一选通子电路、第二选通子电路、所述输出子电路包括第一输出子电路和第二输出子电路的情况下，所述移位寄存组包括依次级联的第一移位寄存器、第二移位寄存器、第三移位寄存器以及第四移位寄存器；所述多条数据信号线包括第一数据信号线、第二数据信号线、第三数据信号线、第四数据信号线、第五数据信号线、第六数据信号线、第七数据信号线以及第八数据信号线；所述第一选通子电路包括第一晶体管、第二晶体管、第三晶体管以及第四晶体管；所述第一晶体管的栅极连接所述第一数据信号线，第一极连接所述第一移位寄存器的第一输出端，第二极连接所述第一输出子电路；所述第二晶体管的栅极连接所述第二数据信号线，第一极连接所述第二移位寄存器的第一输出端，第二极连接所述第一输出子电路；所述第...

【专利技术属性】
技术研发人员：邹宜峰，王慧，刘强，
申请(专利权)人：合肥鑫晟光电科技有限公司，京东方科技集团股份有限公司，
类型：发明
国别省市：安徽,34