流水线模数转换器及其运放自适应配置电路及方法技术

本发明专利技术提供一种流水线模数转换器及其运放自适应配置电路及方法。所述运放自适应配置电路包括残差阶跃检测模块，可配置的负阻单元阵列和自适应配置控制模块。所述运放自适应配置电路在上电后，在自适应配置控制模块的控制下，所述残差阶跃检测模块通过检测待校准级电路在零输入时的残差阶跃，自动调整配置负阻单元阵列，以最大化运放的开环增益。所述运放自适应配置电路可与级电路电容失配误差的前台校准电路相互兼容，而且与传统的运放有限增益误差校准电路相比，具有简单高效和面积开销小的优点。

Pipeline A/D Converter and Its Operational Amplifier Adaptive Configuration Circuit and Method

The invention provides a pipelined analog-to-digital converter and an operational amplifier adaptive configuration circuit and method thereof. The operational amplifier adaptive configuration circuit includes a residual step detection module, a configurable negative resistance unit array and an adaptive configuration control module. After the operation amplifier adaptive configuration circuit is powered on, under the control of the adaptive configuration control module, the residual step detection module automatically adjusts the configuration negative resistance unit array by detecting the residual step of the circuit to be calibrated at zero input, so as to maximize the open loop gain of the operation amplifier. The operational amplifier adaptive configuration circuit can be compatible with the front-end calibration circuit of the capacitance mismatch error of the stage circuit, and has the advantages of simplicity, high efficiency and small area overhead compared with the traditional operational finite gain error calibration circuit.

【技术实现步骤摘要】
流水线模数转换器及其运放自适应配置电路及方法
本专利技术涉及集成电路设计领域,特别涉及一种用于流水线模数转换器(ADC)的运放自适应配置电路及运放自适应配置方法。
技术介绍
本部分旨在为权利要求书中陈述的本专利技术的实施方式提供背景或上下文。此处的描述不因为包括在本部分中就承认是现有技术。流水线ADC由于兼具高速高精度特性，被广泛应用于无线通信、仪器仪表、雷达系统等领域。随着新一代电子系统的发展演进，系统对ADC的速度、精度和功耗提出了更高的要求。对开关电容式ADC而言，要求采用更小的电容来实现宽带和低功耗，但是电容的缩小势必会增大失配误差；另一方面，在深亚微米工艺下，晶体管本征增益降低，电源电压降低，使实现高增益运放变得更加困难。这些非理想因素，主要包括运放有限增益误差和MDAC电容失配误差，限制了流水线ADC的级电路精度。传统的运放有限增益误差校准电路如图1所示，其原理是利用对闭环接法下运放的输入端和输出端电压分别进行转换得到的数码来迭代估计运放的开环增益，之后在数字域进行增益调整，得到校准后的数字结果。图1中，运放有限增益误差校准电路30包括运放输入采样保持电路3、慢速量化器4、开环增益估计模块5和增益调整模块6。图2给出了控制时序，待校准级电路1在时钟Φ1为高时采样，在时钟Φ2为高时转换。运放有限增益误差校准电路的校准过程为：首先，运放输入采样保持电路3在时钟Φ2e为高时对待校准级电路1中运放的输入端电压进行采样保持，慢速量化器4在时钟Φ1e为高时对采样保持的结果进行转换，时钟Φ1e和Φ2e的周期可以是时钟Φ1和Φ2周期的两倍甚至更多；之后，开环增益估计模块5利用慢速量化器4和后端级电路2的数字结果DVo/A和DVo迭代估计运放的开环增益(准确说是开环增益的倒数α≈1/A，A表示开环增益)，迭代公式如下：αi+1＝αi-μ*DVoi*[αi*DVoi-DVoi/A](1)其中μ是迭代步长；最后，增益调整模块6根据开环增益估计模块5和后端级电路2的数字结果α和DVo在数字域进行增益调整得到校准结果DVo_cal，调整公式如下：DVo_cal＝DVo*(1+α/F)(1)其中F是反馈系数。运放有限增益误差校准电路30的数字逻辑部分在开环增益估计模块5和增益调整模块6，其中涉及迭代过程，逻辑复杂，收敛时间长。并且运放有限增益误差校准电路30还引入了一个慢速ADC，即运放输入采样保持电路3和慢速量化器4，大幅增加了电路的面积开销。此外，传统的运放有限增益误差校准采用的是后台校准模式，即校准与流水线ADC级电路的正常工作并行进行，而电容失配误差校准一般采用前台校准模式，即上电后先校准完毕再进行级电路的正常工作。再者传统的运放有限增益误差校准过程中不含有电容失配误差校准所需信息，因此两者间不存在复用。
技术实现思路
有鉴于此，有必要提供一种简单高效和面积开销小的流水线模数转换器及其运放自适应配置电路及运放自适应配置方法。本专利技术的实施例提供一种运放自适应配置电路，与流水线模数转换器待校准级电路及后端级电路连接，包括残差阶跃检测模块、可配置的负阻单元阵列和自适应配置控制模块；所述残差阶跃检测模块通过检测待校准级电路在零输入时的残差阶跃，调整所述自适应配置控制模块输出至所述负阻单元阵列的配置字，以调整配置负阻单元阵列使待校准级电路的运放的输出电阻逼近最大值而最大化运放的开环增益。作为一种优选方案，所述负阻单元阵列包括若干由配置字配置的交叉耦合负阻单元，所述配置字为二进制字。作为一种优选方案，所述若干交叉耦合负阻单元并联连接，不同负阻单元之间的尺寸比例符合二进制位权重，并由相应的输入二进制配置字来控制，配置字的各位取值决定对应的交叉耦合负阻单元是否接入到电路中。作为一种优选方案，所述残差阶跃检测模块利用后端级电路对该待校准级电路在零输入时的输出电压进行转换后得到的不同转换结果求出该待校准级电路在零输入时的残差阶跃。作为一种优选方案，所述自适应配置控制模块从零开始控制调整负阻单元阵列的配置字，当残差阶跃检测模块求出的残差阶跃当前值大于残差阶跃先前值，在下一次调整时将配置字加一，并且更新寄存的残差阶跃先前值；当残差阶跃检测模块求出的残差阶跃当前值不大于残差阶跃先前值，将配置字减一并结束自适应配置过程。作为一种优选方案，所述自适应配置电路采用前台校准模式。本专利技术的实施例还提供一种流水线模数转换器，包括待校准级电路、后端级电路及如上任一项所述的运放自适应配置电路。本专利技术还提供一种流水线模数转换器的运放自适应配置方法，包括步骤：从零开始调整负阻单元阵列的配置字CF；更新残差阶跃先前值S1；求出残差阶跃当前值S2；判断残差阶跃当前值S2是否大于残差阶跃先前值S1；如果残差阶跃当前值S2大于残差阶跃先前值S1，将配置字CF加一，再返回执行更新残差阶跃先前值S1的步骤，并把残差阶跃当前值S2赋给S1；如果残差阶跃当前值S2不大于残差阶跃先前值S1，将配置字CF减一，并结束自适应配置过程。作为一种优选方案，利用后端级电路对待校准级电路在零输入时的输出电压进行转换后得到的不同转换结果求出所述待校准级电路在零输入时的残差阶跃。本专利技术实施例提出的具有运放自适应配置电路的流水线模数转换器在上电后通过检测待校准级电路在零输入时的残差阶跃，调整配置字来控制运放所接负阻单元个数，以最大化运放的开环增益；并且运放自适应配置电路还可以与MDAC电容失配误差的前台校准电路相互兼容。将它们结合使用，可将影响精度的两种主要误差源，即运放有限增益和电容失配，均进行有效抑制，从而提高ADC转换精度。本专利技术实施例提出的电路与传统的运放有限增益误差校准电路相比，具有逻辑简单、校准高效和面积开销小的优点。附图说明为了更清楚地说明本专利技术实施例技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为传统的运放有限增益误差校准电路的示意图。图2为图1所示运放有限增益误差校准电路的控制时序波形图。图3为本专利技术实施例流水线模数转换器的待校准级电路的示意图。图4为考虑运放有限增益误差的级电路残差曲线图。图5为本专利技术实施例的运放自适应配置电路的示意图。图6为本专利技术实施例的待校准级电路中的运放与负阻单元阵列连接的示意图。图7为本专利技术实施例的运放自适应配置方法的流程图。图8为图6中运放的开环增益随配置字调整而最大化过程的一个实施例的示意图。主要元件符号说明如下具体实施方式将结合上述附图进一步说明本专利技术。具体实施方式为了能够更清楚地理解本专利技术的上述目的、特征和优点，下面结合附图和具体实施例对本专利技术进行详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。在下面的描述中阐述了很多具体细节以便于充分理解本专利技术，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。除非另有定义，本文所使用的所有的技术和科学术语与属于本专利技术的
的技术人员通常理解的含义相同。本文中在本专利技术的说明书中所使用本文档来自技高网...

【技术保护点】
1.一种运放自适应配置电路，与流水线模数转换器待校准级电路及后端级电路连接，包括残差阶跃检测模块、可配置的负阻单元阵列和自适应配置控制模块；所述残差阶跃检测模块通过检测待校准级电路在零输入时的残差阶跃，调整所述自适应配置控制模块输出至所述负阻单元阵列的配置字，以调整配置负阻单元阵列使待校准级电路的运放的输出电阻逼近最大值而最大化运放的开环增益。

【技术特征摘要】
1.一种运放自适应配置电路，与流水线模数转换器待校准级电路及后端级电路连接，包括残差阶跃检测模块、可配置的负阻单元阵列和自适应配置控制模块；所述残差阶跃检测模块通过检测待校准级电路在零输入时的残差阶跃，调整所述自适应配置控制模块输出至所述负阻单元阵列的配置字，以调整配置负阻单元阵列使待校准级电路的运放的输出电阻逼近最大值而最大化运放的开环增益。2.如权利要求1所述的运放自适应配置电路，其特征在于，所述负阻单元阵列包括若干由配置字配置的交叉耦合负阻单元，所述配置字为二进制字。3.如权利要求2所述的运放自适应配置电路，其特征在于，所述若干交叉耦合负阻单元并联连接，不同负阻单元之间的尺寸比例符合二进制位权重，并由相应的二进制配置字来控制，配置字的各位取值决定对应的交叉耦合负阻单元是否接入到电路中。4.如权利要求1所述的运放自适应配置电路，其特征在于，所述残差阶跃检测模块利用后端级电路对该待校准级电路在零输入时的输出电压进行转换后得到的不同转换结果求出该待校准级电路在零输入时的残差阶跃。5.如权利要求1所述的运放自适应配置电路，其特征在于，所述自适应配置控制模块从零开始控制调整负阻单元阵列的配置字，当残差阶跃检测模块求出的残差阶跃当前值大于残差阶跃先前值，在下一次调整时将配置字加一，并且更新寄存的残差阶跃先前...

【专利技术属性】
技术研发人员：李福乐，王晓，贾雯，王志华，
申请(专利权)人：深圳清华大学研究院，
类型：发明
国别省市：广东,44