The invention discloses a three-state gate circuit. The three-state gate circuit includes the first PMOS tube, the second PMOS tube and the first NMOS tube. The chip area can be effectively reduced by using the present invention.
【技术实现步骤摘要】
一种三态门电路
本专利技术涉及集成电路技术，尤其涉及到一种三态门电路。
技术介绍
在集成电路设计中，三态门电路是常用的电路单元。芯片面积直接关系到成本的高低，设计的管子少就会使得面积减小，成本降低。为了减小芯片面积，设计了一种三态门电路。
技术实现思路
本专利技术旨在解决现有技术的不足，提供一种三态门电路。一种三态门电路，包括第一PMOS管、第二PMOS管和第一NMOS管：所述第一PMOS管的栅极接输入端A，漏极接所述第二PMOS管的源极，源极接电源电压VCC；所述第二PMOS管的栅极接所述第一NMOS管的栅极和输入端B，漏极接所述第一NMOS管的漏极并作为三态门电路的输出端OUT，源极接所述第一PMOS管的漏极；所述第一NMOS管的栅极接所述第二PMOS管的栅极和输入端B，漏极接所述第二PMOS管的漏极并作为三态门电路的输出端OUT，源极接地。当三态门电路的输入端A为低电平时，输入端B为低电平时，所述第一PMOS管的栅极为低电平，所述第二PMOS管的栅极为低电平，所述第一NMOS管的栅极为低电平，三态门电路的输出端OUT为高电平；当三态门电路的输入端B为高电平时，输入端A为高电平或低电平时，所述第一NMOS管的栅极为高电平，所述第二PMOS管的栅极为高电平，三态门电路的输出端OUT为低电平；三态门电路的输入端A为高电平时，输入端B为低电平时，所述第一PMOS管的栅极为高电平，所述第二NMOS管的栅极为低电平，三态门电路的输出端OUT为高阻态。附图说明图1为本专利技术的三态门电路的电路图。具体实施方式以下结合附图对本
技术实现思路
进一步说明。三态门电路，如图1所...
【技术保护点】
1.一种三态门电路，其特征在于：包括第一PMOS管、第二PMOS管和第一NMOS管；所述第一PMOS管的栅极接输入端A，漏极接所述第二PMOS管的源极，源极接电源电压VCC；所述第二PMOS管的栅极接所述第一NMOS管的栅极和输入端B，漏极接所述第一NMOS管的漏极并作为三态门装置的输出端OUT，源极接所述第一PMOS管的漏极；所述第一NMOS管的栅极接所述第二PMOS管的栅极和输入端B，漏极接所述第二PMOS管的漏极并作为三态门装置的输出端OUT，源极接地。
【技术特征摘要】
1.一种三态门电路，其特征在于：包括第一PMOS管、第二PMOS管和第一NMOS管；所述第一PMOS管的栅极接输入端A，漏极接所述第二PMOS管的源极，源极接电源电压VCC；所述第二PMOS管的栅极接所述第一NMOS管的栅极和输入端...
【专利技术属性】
技术研发人员：沈孙园，
申请(专利权)人：杭州宽福科技有限公司，
类型：发明
国别省市：浙江,33
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。