一种振荡器电路制造技术

技术编号:19546131 阅读:28 留言:0更新日期:2018-11-24 21:00
本发明专利技术公开了一种振荡器电路。振荡器电路包括第一运算放大器、第一NMOS管、第一电阻、第一PMOS管、第二PMOS管、第三PMOS管、第二NMOS管、第一电容、第四PMOS管、第五PMOS管、第三NMOS管、第二电容、第一比较器、第二比较器、第一或非门、第二或非门、第一反相器和第二反相器。利用本发明专利技术能进一步提高振荡器的频率稳定性。

An Oscillator Circuit

The invention discloses an oscillator circuit. The oscillator circuit includes the first operational amplifier, the first NMOS transistor, the first resistance, the first PMOS transistor, the second PMOS transistor, the third PMOS transistor, the second capacitor, the fourth PMOS transistor, the fifth PMOS transistor, the third NMOS transistor, the second capacitor, the first comparator, the second comparator, the first or non-gate, the second or non-gate, and the first counter. Phaser and second inverter. The frequency stability of the oscillator can be further improved by using the present invention.

【技术实现步骤摘要】
一种振荡器电路
本专利技术涉及振荡器电路。
技术介绍
图1为现有技术,缺点在于参考电压VR是随着电源电压VDD的变化而变化,没有一个固定的参考点,振荡频率稳定性就无法保证。
技术实现思路
本专利技术旨在解决现有技术的不足,提供一种振荡频率稳定性高的振荡器。一种振荡器电路,包括第一运算放大器、第一NMOS管、第一电阻、第一PMOS管、第二PMOS管、第三PMOS管、第二NMOS管、第一电容、第四PMOS管、第五PMOS管、第三NMOS管、第二电容、第一比较器、第二比较器、第一或非门、第二或非门、第一反相器和第二反相器:所述第一运算放大器的正输入端接基准电压VREF1,负输入端接所述第一NMOS管的源极和所述第一电阻的一端,输出端接所述第一NMOS管的栅极;所述第一NMOS管的栅极接所述第一运算放大器的输出端,漏极接所述第一PMOS管的栅极和漏极和所述第二PMOS管的栅极和所述第四PMOS管的栅极,源极接所述第一运算放大器的负输入端和所述第一电阻的一端;所述第一电阻的一端接所述第一运算放大器的负输入端和所述第一NMOS管的源极,另一端接地;所述第一PMOS管的栅极和漏极接在一起再接所述第一NMOS管的漏极和所述第二PMOS管的栅极和所述第四PMOS管的栅极,源极接电源电压VCC;所述第二PMOS管的栅极接所述第一PMOS管的栅极和漏极和所述第一NMOS管的漏极和所述第四PMOS管的栅极,漏极接所述第三PMOS管的源极,源极接电源电压VCC;所述第三PMOS管的栅极接所述第二NMOS管的栅极和所述第一反相器的输出端和所述第二反相器的输入端,漏极接所述第二NMOS管的漏极和所述第一电容的一端和所述第一比较器的正输入端,源极接所述第二PMOS管的漏极;所述第二NMOS管的栅极接所述第三PMOS管的栅极和所述第一反相器的输出端和所述第二反相器的输入端,漏极接所述第三PMOS管的漏极和所述第一电容的一端和所述第一比较器的正输入端,源极接地;所述第一电容的一端接所述第三PMOS管的漏极和所述第二NMOS管的漏极和所述第一比较器的正输入端,另一端接地;所述第四PMOS管的栅极接所述第二PMOS管的栅极和所述第一PMOS管的栅极和漏极和所述第一NMOS管的漏极,漏极所述第五PMOS管的源极,源极接电源电压VCC;所述第五PMOS管的栅极接所述第三NMOS管的栅极和所述第二反相器的输出端,漏极接所述第三NMOS管的漏极和所述第二电容的一端和所述第二比较器的正输入端,源极接所述第四PMOS管的漏极;所述第三NMOS管的栅极接所述第五PMOS管的栅极和所述第二反相器的输出端,漏极接所述第五PMOS管的漏极和所述第二电容的一端和所述第二比较器的正输入端,源极接地;所述第二电容的一端接所述第五PMOS管的漏极和所述第三NMOS管的漏极和所述第二比较器的正输入端,另一端接地;所述第一比较器的正输入端接所述第三PMOS管的漏极和所述第二NMOS管的漏极和所述第一电容的一端,负输入端接基准电压VREF2,输出端接所述第一或非门的一输入端;所述第二比较器的正输入端接所述第五PMOS管的漏极和所述第三NMOS管的漏极和所述第二电容的一端,负输入端接基准电压VREF2,输出端接所述第二或非门的一输入端;所述第一或非门的一输入端接所述第一比较器的输出端,另一输入端接所述第二或非门的输出端,输出端接所述第二或非门的输入端和所述第一反相器的输入端;所述第二或非门的一输入端接所述第二比较器的输出端,另一输入端接所述第一或非门的输出端和所述第一反相器的输入端,输出端接所述第一或非门的输入端;所述第一反相器的输入端接所述第一或非门的输出端和所述第二或非门的输入端,输出端接所述第二反相器的输入端和所述第三PMOS管的栅极和所述第二NMOS管的栅极;所述第二反相器的输入端接所述第一反相器的输出端和所述第三PMOS管的栅极和所述第二NMOS管的栅极,输出端接所述第五PMOS管的栅极和所述第三NMOS管的栅极并作为振荡器的输出端OSCOUT。所述第一运算放大器和所述第一NMOS管构成跟随器,所述第一电阻上的电压等于基准电压VREF1,所述第一电阻上的电流等于基准电压VREF1除以所述第一电阻电阻值,该电流就是I1,再通过镜像给所述第二PMOS管电流为I2和所述第五PMOS管电流为I3;当所述第三PMOS管导通时,电流I2对所述第一电容充电;当所述第二NMOS管导通时,所述第一电容放电;当所述第五PMOS管导通时,电流I3对所述第二电容充电;当所述第三NMOS管导通时,所述第二电容放电;当所述第一电容充电电压到基准电压VREF2时,所述第一比较器输出高电平,振荡器输出端OSCOUT为低电平;接着所述第五PMOS管导通对所述第二电容进行充电,当所述第二电容充电电压到基准电压VREF2时,所述第二比较器输出高电平,同时由于所述第一反相器输出高电平致使所述第一电容进行放电,所述第一比较器的正输入端低于基准电压VREF2,这样振荡端输出端OSCOUT为高电平;接着进入下一个周期;由于基准电压VREF1和VREF2是不随温度和电压变化的带隙基准,这样就保证了所述第一比较器和所述第二比较器的比较点的精度,进而可以提高振荡频率的稳定性;另外有两个比较器的存在,把上升和下降电压的幅度加以限制,也能进一步提高振荡器的频率稳定性。附图说明图1为现有技术的电路图。图2为本专利技术的振荡器的电路图。具体实施方式以下结合附图对本
技术实现思路
进一步说明。一种振荡器电路,如图1所示,包括第一运算放大器101、第一NMOS管102、第一电阻103、第一PMOS管104、第二PMOS管105、第三PMOS管106、第二NMOS管107、第一电容108、第四PMOS管109、第五PMOS管110、第三NMOS管111、第二电容112、第一比较器113、第二比较器114、第一或非门115、第二或非门116、第一反相器117和第二反相器118:所述第一运算放大器101的正输入端接基准电压VREF1,负输入端接所述第一NMOS管102的源极和所述第一电阻103的一端,输出端接所述第一NMOS管102的栅极;所述第一NMOS管102的栅极接所述第一运算放大器101的输出端,漏极接所述第一PMOS管104的栅极和漏极和所述第二PMOS管105的栅极和所述第四PMOS管109的栅极,源极接所述第一运算放大器101的负输入端和所述第一电阻103的一端;所述第一电阻103的一端接所述第一运算放大器101的负输入端和所述第一NMOS管102的源极,另一端接地;所述第一PMOS管104的栅极和漏极接在一起再接所述第一NMOS管102的漏极和所述第二PMOS管105的栅极和所述第四PMOS管109的栅极,源极接电源电压VCC;所述第二PMOS管105的栅极接所述第一PMOS管104的栅极和漏极和所述第一NMOS管102的漏极和所述第四PMOS管109的栅极,漏极接所述第三PMOS管106的源极,源极接电源电压VCC;所述第三PMOS管106的栅极接所述第二NMOS管107的栅极和所述第一反相器117的输出端和所述第二反相器118的输入端,漏极接所述第二NMOS管107的漏极和所述第一电容108的一端和所述第一比较器113的正输本文档来自技高网
...

【技术保护点】
1.一种振荡器电路,其特征在于:包括第一运算放大器、第一NMOS管、第一电阻、第一PMOS管、第二PMOS管、第三PMOS管、第二NMOS管、第一电容、第四PMOS管、第五PMOS管、第三NMOS管、第二电容、第一比较器、第二比较器、第一或非门、第二或非门、第一反相器和第二反相器;所述第一运算放大器的正输入端接基准电压VREF1,负输入端接所述第一NMOS管的源极和所述第一电阻的一端,输出端接所述第一NMOS管的栅极;所述第一NMOS管的栅极接所述第一运算放大器的输出端,漏极接所述第一PMOS管的栅极和漏极和所述第二PMOS管的栅极和所述第四PMOS管的栅极,源极接所述第一运算放大器的负输入端和所述第一电阻的一端;所述第一电阻的一端接所述第一运算放大器的负输入端和所述第一NMOS管的源极,另一端接地;所述第一PMOS管的栅极和漏极接在一起再接所述第一NMOS管的漏极和所述第二PMOS管的栅极和所述第四PMOS管的栅极,源极接电源电压VCC;所述第二PMOS管的栅极接所述第一PMOS管的栅极和漏极和所述第一NMOS管的漏极和所述第四PMOS管的栅极,漏极接所述第三PMOS管的源极,源极接电源电压VCC;所述第三PMOS管的栅极接所述第二NMOS管的栅极和所述第一反相器的输出端和所述第二反相器的输入端,漏极接所述第二NMOS管的漏极和所述第一电容的一端和所述第一比较器的正输入端,源极接所述第二PMOS管的漏极;所述第二NMOS管的栅极接所述第三PMOS管的栅极和所述第一反相器的输出端和所述第二反相器的输入端,漏极接所述第三PMOS管的漏极和所述第一电容的一端和所述第一比较器的正输入端,源极接地;所述第一电容的一端接所述第三PMOS管的漏极和所述第二NMOS管的漏极和所述第一比较器的正输入端,另一端接地;所述第四PMOS管的栅极接所述第二PMOS管的栅极和所述第一PMOS管的栅极和漏极和所述第一NMOS管的漏极,漏极所述第五PMOS管的源极,源极接电源电压VCC;所述第五PMOS管的栅极接所述第三NMOS管的栅极和所述第二反相器的输出端,漏极接所述第三NMOS管的漏极和所述第二电容的一端和所述第二比较器的正输入端,源极接所述第四PMOS管的漏极;所述第三NMOS管的栅极接所述第五PMOS管的栅极和所述第二反相器的输出端,漏极接所述第五PMOS管的漏极和所述第二电容的一端和所述第二比较器的正输入端,源极接地;所述第二电容的一端接所述第五PMOS管的漏极和所述第三NMOS管的漏极和所述第二比较器的正输入端,另一端接地;所述第一比较器的正输入端接所述第三PMOS管的漏极和所述第二NMOS管的漏极和所述第一电容的一端,负输入端接基准电压VREF2,输出端接所述第一或非门的一输入端;所述第二比较器的正输入端接所述第五PMOS管的漏极和所述第三NMOS管的漏极和所述第二电容的一端,负输入端接基准电压VREF2,输出端接所述第二或非门的一输入端;所述第一或非门的一输入端接所述第一比较器的输出端,另一输入端接所述第二或非门的输出端,输出端接所述第二或非门的输入端和所述第一反相器的输入端;所述第二或非门的一输入端接所述第二比较器的输出端,另一输入端接所述第一或非门的输出端和所述第一反相器的输入端,输出端接所述第一或非门的输入端;所述第一反相器的输入端接所述第一或非门的输出端和所述第二或非门的输入端,输出端接所述第二反相器的输入端和所述第三PMOS管的栅极和所述第二NMOS管的栅极;所述第二反相器的输入端接所述第一反相器的输出端和所述第三PMOS管的栅极和所述第二NMOS管的栅极,输出端接所述第五PMOS管的栅极和所述第三NMOS管的栅极并作为振荡器的输出端OSCOUT。...

【技术特征摘要】
1.一种振荡器电路,其特征在于:包括第一运算放大器、第一NMOS管、第一电阻、第一PMOS管、第二PMOS管、第三PMOS管、第二NMOS管、第一电容、第四PMOS管、第五PMOS管、第三NMOS管、第二电容、第一比较器、第二比较器、第一或非门、第二或非门、第一反相器和第二反相器;所述第一运算放大器的正输入端接基准电压VREF1,负输入端接所述第一NMOS管的源极和所述第一电阻的一端,输出端接所述第一NMOS管的栅极;所述第一NMOS管的栅极接所述第一运算放大器的输出端,漏极接所述第一PMOS管的栅极和漏极和所述第二PMOS管的栅极和所述第四PMOS管的栅极,源极接所述第一运算放大器的负输入端和所述第一电阻的一端;所述第一电阻的一端接所述第一运算放大器的负输入端和所述第一NMOS管的源极,另一端接地;所述第一PMOS管的栅极和漏极接在一起再接所述第一NMOS管的漏极和所述第二PMOS管的栅极和所述第四PMOS管的栅极,源极接电源电压VCC;所述第二PMOS管的栅极接所述第一PMOS管的栅极和漏极和所述第一NMOS管的漏极和所述第四PMOS管的栅极,漏极接所述第三PMOS管的源极,源极接电源电压VCC;所述第三PMOS管的栅极接所述第二NMOS管的栅极和所述第一反相器的输出端和所述第二反相器的输入端,漏极接所述第二NMOS管的漏极和所述第一电容的一端和所述第一比较器的正输入端,源极接所述第二PMOS管的漏极;所述第二NMOS管的栅极接所述第三PMOS管的栅极和所述第一反相器的输出端和所述第二反相器的输入端,漏极接所述第三PMOS管的漏极和所述第一电容的一端和所述第一比较器的正输入端,源极接地;所述第一电容的一端接所述第三PMOS管的漏极和所述第二NMOS管的漏极和所述第一比较器的正输入端,另一端接地;所述第四PMOS管的栅极接...

【专利技术属性】
技术研发人员:齐盛
申请(专利权)人:杭州宽福科技有限公司
类型:发明
国别省市:浙江,33

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1