一种智能图像处理系统技术方案

本实用新型专利技术公开了一种智能图像处理系统，包括图像传感器、FPGA芯片、双门RAM、DSP芯片、带有图像缩放模块的单片机、VGA编码芯片、SD卡、FLASH模块、第一SDRAM和第二SDRAM，所述FPGA芯片分别连接所述第一SDRAM、所述图像传感器、所述VGA编码芯片和所述SD卡，所述VGA编码芯片上设有VGA接口，所述DSP芯片分别连接所述图像缩放模块、所述FLASH模块和所述第二SDRAM，所述双门RAM分别连接所述FPGA芯片和所述DSP芯片。在总结现有的FPGA与DSP高速通讯方式的基础上，提供了一种功耗低、结构灵活、能够实现复杂处理算法并且输出图像能够在有效像素范围内任意倍率的缩放且高效、稳定的图像处理系统。

【技术实现步骤摘要】
一种智能图像处理系统
本技术涉及到图像处理
，具体涉及一种智能图像处理系统。
技术介绍
图像是人类获取和交换信息的主要来源，因此，图像处理的应用领域必然涉及到人类生活和工作的方方面面。随着人类活动范围的不断扩大，图像处理的应用领域也将随之不断扩大。现阶段用于数字图像处理的系统有很多种，而从成本、性能、开发难易程度等综合考虑，基于FPGA和DSP的灵活性更高、实用性更强、可靠性高的图像压缩系统脱颖而出。在该种结构的图像处理系统当中，FPGA和DSP之间数据的通信方式和速度，将直接影响着整个图像处理系统的效率。
技术实现思路
针对上述存在的技术问题，本技术提供了一种功耗低、结构灵活、能够实现复杂处理算法并且输出图像能够在有效像素范围内任意倍率的缩放且高效、稳定的图像处理系统。本技术提供了一种智能图像处理系统，包括图像传感器、FPGA芯片、双门RAM、DSP芯片、带有图像缩放模块的单片机、VGA编码芯片、SD卡、FLASH模块、第一SDRAM和第二SDRAM，所述FPGA芯片分别连接所述第一SDRAM、所述图像传感器、所述VGA编码芯片和所述SD卡，所述VGA编码芯片上设有VGA接口，所述DSP芯片分别连接所述图像缩放模块、所述FLASH模块和所述第二SDRAM，所述双门RAM分别连接所述FPGA芯片和所述DSP芯片。进一步的，所述图像缩放模块包括卷积计算模块、系数设定模块和控制模块。进一步的，所述图像传感器为CMOS图像传感器，所述FPGA芯片上设置有CMOS摄像头接口，所述图像传感器连接所述CMOS摄像头接口。进一步的，所述图像传感器选自MT9M011。进一步的，所述FPGA芯片选自EP1C12Q240C8。进一步的，所述双门RAM选自CY7C025。进一步的，所述DSP芯片选自TM320VC5502。进一步的，所述VGA编码芯片选自ADV7123。进一步的，还包括电源转换电路，所述电源转换电路用于所述FPGA芯片和所述DSP芯片的电源供应。本智能图像处理系统采用了一种基于FPGA和DSP协同合作的高速图像处理系统，其中的DSP为主处理器，负责图像处理与分析，FPGA为辅助处理器，负责系统的数字逻辑。整个系统中FPGA和DSP的工作之间形成相互对应的关系，同时借助图像缩放模块的2D卷积运算完成图像的缩放，方便图像的储存和管理，比使用单片DSP建立的处理系统性能更高。该系统具有可重构性，更方便其他的算法运用在该系统上。附图说明为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为一种智能图像处理系统的硬件结构示意图；图2为一种智能图像处理系统的图像采集模块；图3为一种智能图像处理系统的图像缩放模块；图4为一种智能图像处理系统的输入/出图像的像素映射关系图；图5为一种智能图像处理系统的部分电路设计结构图；图6为一种智能图像处理系统的系统软件流程图。具体实施方式本技术提供了一种智能图像处理系统，在总结现有的FPGA与DSP高速通讯方式的基础上，提出了一种利用单片双门RAM做通信媒质完成FPGA与DSP之间数据高速通讯的结构，为实现更好的嵌入式图像处理系统提供了一个良好的解决方案。下面将结合本技术中的附图，对本技术中的技术方案进行清楚、完整地描述，显然，所描述的仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本技术保护的范围。参见图1-图5所示，本技术公开了一种智能图像处理系统，包括图像传感器、FPGA芯片、双门RAM、DSP芯片、带有图像缩放模块的单片机、VGA编码芯片、SD卡、FLASH模块、第一SDRAM和第二SDRAM，所述FPGA芯片分别连接所述第一SDRAM、所述图像传感器、所述VGA编码芯片和所述SD卡，所述VGA编码芯片上设有VGA接口，所述DSP芯片分别连接所述图像缩放模块、所述FLASH模块和所述第二SDRAM，所述双门RAM分别连接所述FPGA芯片和所述DSP芯片。本智能图像处理系统采用了一种基于FPGA和DSP协同合作的高速图像处理系统，其中的DSP为主处理器，负责图像处理与分析，FPGA为辅助处理器，负责系统的数字逻辑。整个系统中FPGA和DSP的工作之间形成相互对应的关系，同时借助图像缩放模块的2D卷积运算完成图像的缩放，方便图像的储存和管理，比使用单片DSP建立的处理系统性能更高。该系统具有可重构性，更方便其他的算法运用在该系统上。所述FPGA芯片选自EP1C12Q240C8。所述双门RAM选自CY7C025。还包括电源转换电路，所述电源转换电路用于所述FPGA芯片和所述DSP芯片的电源供应。如图1所示，首先，在图像传感器的作用下，图像数据以25f/s的速率向FPGA芯片输送。然后，通过FPGA芯片的控制使其缓存在片外的第一SDRAM中，之后VGA编码芯片(ADV7123)做到了对图像的实时显示。如果用户通过外部控制，选择了压缩模式，则原始的图像数据将由帧存模块移至高速缓冲模块中，DSP芯片通过EMIF接口外扩存储器的方式，高效的读取双门RAM中的图像数据。最后，图像数据在DSP芯片内部做好JPEG压缩后，以相同的方式通过高速缓冲模块，把数据传给FPGA芯片进行存储控制，做到压缩图像数据的存储和备份。本系统中图像传感器采用的摄像头为CMOS图像传感器，型号为MT9M011。所述FPGA芯片上设置有CMOS摄像头接口，所述图像传感器连接所述CMOS摄像头接口。CMOS图像传感器与CCD传感器相比，虽然采集出来的图像效果稍模糊，但是CMOS的成本远远低于CCD产品，而且CMOS传感器的功耗较低。图像采集模块具体设计如图2所示。如图3所示，所述图像缩放模块包括卷积计算模块、系数设定模块和控制模块。图像缩放模块用于实现图像缩放，需要根据图像缩放的倍率确定包含适当数量像素的单元体。在单元体内部，根据图像缩放算法确定每个输出像素的计算公式和卷积系数，确定实现点时钟倍频效果的硬件方案。顺向映射方式输入和输出处于帧同步状态，由于输出像素数量多于输入像素，输出像素的点时钟频率要高于输入像素。实现倍频效果可以采用更高频的独立时钟，或者倍频输入点时钟，增加数据总线宽度。为节省数据存储空间，当对图像放大时，先进行列方向的放大，后进行行方向的放大；当对图像缩小时，先进行行方向的缩小，后进行列方向的缩小。VGA编码芯片主要作用是将FPGA芯片采集到的数字图像，实时地转换成模拟图像数据，并输出到带VGA接口的显示器上。所述VGA编码芯片包括图像编码电路和VGA接口电路。选用的VGA编码芯片为AD(AnalogDevices)公司的高速视频数模转换芯片，其具体型号为ADV7123。该芯片具有3组独立的十位宽RGB数字输入接口和3个相对的RGB模拟输出接口，5V或3.3V供电都行，速度为140MHz，低功耗。本系统中DSP芯片选用TI公司的超低功耗D本文档来自技高网...

【技术保护点】
1.一种智能图像处理系统，其特征在于，包括图像传感器、FPGA芯片、双门RAM、DSP芯片、带有图像缩放模块的单片机、VGA编码芯片、SD卡、FLASH模块、第一SDRAM和第二SDRAM，所述FPGA芯片分别连接所述第一SDRAM、所述图像传感器、所述VGA编码芯片和所述SD卡，所述VGA编码芯片上设有VGA接口，所述DSP芯片分别连接所述图像缩放模块、所述FLASH模块和所述第二SDRAM，所述双门RAM分别连接所述FPGA芯片和所述DSP芯片。

【技术特征摘要】
1.一种智能图像处理系统，其特征在于，包括图像传感器、FPGA芯片、双门RAM、DSP芯片、带有图像缩放模块的单片机、VGA编码芯片、SD卡、FLASH模块、第一SDRAM和第二SDRAM，所述FPGA芯片分别连接所述第一SDRAM、所述图像传感器、所述VGA编码芯片和所述SD卡，所述VGA编码芯片上设有VGA接口，所述DSP芯片分别连接所述图像缩放模块、所述FLASH模块和所述第二SDRAM，所述双门RAM分别连接所述FPGA芯片和所述DSP芯片。2.根据权利要求1所述的一种智能图像处理系统，其特征在于，所述图像缩放模块包括卷积计算模块、系数设定模块和控制模块。3.根据权利要求1所述的一种智能图像处理系统，其特征在于，所述图像传感器为CMOS图像传感器，所述FPGA芯片上设置有...

【专利技术属性】
技术研发人员：马冬梅，汪涛，刘丹，闫翔，贺三三，
申请(专利权)人：西北师范大学，
类型：新型
国别省市：甘肃,62