一种Ge材料CMOS器件制造技术

本实用新型专利技术涉及一种Ge材料CMOS器件，包括：Si衬底；Si1‑xGex外延层，设置于所述Si衬底上；P型Ge沟道层，设置于所述Si1‑xGex外延层上；介质层，设置于所述P型Ge沟道层上；隔离区，设置于所述P型Ge沟道层和所述介质层内部；N阱区，设置于所述隔离区的第一侧，且设置于所述P型Ge沟道层内；PMOS区域，设置于所述隔离区的第一侧；NMOS区域，设置于所述隔离区(104)的第二侧；钝化层，设置于所述介质层上。本实用新型专利技术提供的GeCMOS器件中高Ge组分Si1‑xGex/Si外延层晶体质量高。

【技术实现步骤摘要】
一种Ge材料CMOS器件
本技术属半导体器件
，特别涉及一种Ge材料CMOS器件。
技术介绍
自1958年JackKilby制作了第一块集成电路后，集成电路产业便遵循着摩尔定律迅猛发展。现在，集成电路在我们生活和国民技术发展中占据着举足轻重的地位。Si基CMOS技术以其输入阻抗高，噪声系数小，低功耗，温度稳定性好，抗辐照能力强，制作工艺简单等优势在集成电路发展中占据着主导地位。在集成电路的发展中，我们所追求的目标是器件速度快，电路面积小，工作频率高。主要的方法就是缩小器件的尺寸，然而，随着器件尺寸的缩小虽然使得其开态电阻减小，提高了流过器件的电流，降低了栅电容，提高了器件的开关速度，降低了芯片面积，但是当器件进入纳米级别时，短沟道效应越来越严重，给器件尺寸的进一步缩小带来了新的挑战，要继续沿着摩尔定律向前发展必须采取新的材料、技术和新的器件结构来提高CMOS的性能。随着工艺技术的不断进步，器件的特征尺寸沿着摩尔定律逐渐缩小，但是当器件尺寸缩小到纳米级别是，传统的缩小器件尺寸的方法变得越来越困难，如何在后摩尔时代使得摩尔定律仍然发挥作用是半导体领域研究的一个重点。大规模集成电路主要由CMOS器件组成。目前，为提高CMOS器件性能所采用的新的结构和方法包括SOI技术，多栅极技术，应变硅技术及高K介质材料等，其中应变硅技术因为与传统的体硅工艺相兼容，具有很大的发展潜力，然而，应变硅技术对于载流子迁移率的提升远不如应变锗技术。因而，应变锗技术成为半导体研究领域的一个重点方向。应变Ge通常是在弛豫Si1-xGex衬底上生长一定厚度的Ge材料获得。再此工艺下生长的应变材料对技术的要求较高，其要求弛豫Si1-xGex衬底质量要好。传统方法下，Si1-xGex衬底是在Si衬底上异质外延生长获得的，目前广泛应用的方法为渐变缓冲层技术。这种方法虽然可以有效降低Si1-xGex外延层位错密度，但是对于高Ge组分的Si1-xGex外延层，需要的渐变缓冲层厚度大，不利于器件的集成。我们知道，难以获得低位错密度高Ge组分Si1-xGex外延层的本质是由于Si与高Ge组分Si1-xGex之间晶格失配位错大，界面位错缺陷在外延层逐渐增厚的过程中，会从高Ge组分Si1-xGex/Si界面开始一直纵向延伸至高Ge组分Si1-xGex表面(高Ge组分Si1-xGex/Si界面处位错密度最高)，进而导致高Ge组分Si1-xGex/Si外延层晶体质量降低。
技术实现思路
为了提高CMOS器件的性能，本技术提供了一种Ge材料CMOS器件，包括：Si衬底(1011)；Si1-xGex外延层(1012)，设置于所述Si衬底(1011)上；P型Ge沟道层(102)，设置于所述Si1-xGex外延层(1012)上；介质层(103)，设置于所述P型Ge沟道层(102)上；隔离区(104)，设置于所述P型Ge沟道层(102)和所述介质层(103)内部；N阱区(105)，设置于所述隔离区(104)的第一侧，且设置于所述P型Ge沟道层(102)内；PMOS区域(106)，设置于所述隔离区(104)的第一侧；NMOS区域(107)，设置于所述隔离区(104)的第二侧；钝化层(108)，设置于所述介质层(103)上。在本技术的一种实施方式中，所述PMOS区域(106)包括PMOS源区、PMOS漏区、PMOS栅极、PMOS源区电极及PMOS漏区电极；其中，所述PMOS源区和所述PMOS漏区设置于所述N阱区(105)之内，所述PMOS栅极设置于所述N阱区(105)之上。在本技术的一种实施方式中，所述PMOS源区电极及所述PMOS漏区电极的材质均为Cr、Pt或Au中的任一种。在本技术的一种实施方式中，所述NMOS区域(107)包括NMOS源区、NMOS漏区、NMOS栅极、NMOS源区电极及NMOS漏区电极；其中，所述NMOS源区和所述NMOS漏区设置于所述P型Ge沟道层(102)内，所述NMOS栅极设置于所述P型Ge沟道层(102)上。在本技术的一种实施方式中，所述NMOS源区电极及所述NMOS漏区电极的材质均为Cr、Pt或Au中的任一种。在本技术的一种实施方式中，所述P型Ge沟道层(102)的厚度为900～950nm。与现有技术相比，本技术具有以下有益效果：1、本技术以P型Ge材料为CMOS器件沟道，其NMOS界面特性好，载流子迁移率高，PMOS载流子迁移率显著高于Si器件，器件工作速度高，频率特性好；2、本技术提供的Si1-xGex/Si虚衬底可以在不增加衬底厚度的情况下有效降低Si1-xGex/Si虚衬底的位错密度和表面粗糙度；3、本技术提供的CMOS器件，制备工艺均与现有Si工艺兼容，在工艺制造、降低成本方面具有十分明显的优势。附图说明为了更清楚地说明本技术实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本技术提供一种Ge材料CMOS器件结构示意图；图2为本技术一实施例提供的一种激光再晶工艺方法示意图；图3为本技术一实施例提供的一种激光再晶工艺装置示意图；图4a-图4x本技术一实施例提供的另一种Ge材料CMOS器件制备方法的流程图。具体实施方式下面结合具体实施例对本技术做进一步详细的描述，但本技术的实施方式不限于此。请参见图1，图1为本技术提供一种Ge材料CMOS器件结构示意图，该器件包括：Si衬底(1011)；Si1-xGex外延层(1012)，设置于所述Si衬底(1011)上；P型Ge沟道层(102)，设置于所述Si1-xGex外延层(1012)上；介质层(103)，设置于所述P型Ge沟道层(102)上；隔离区(104)，设置于所述P型Ge沟道层(102)和所述介质层(103)内部；N阱区(105)，设置于所述隔离区(104)的第一侧，且设置于所述P型Ge沟道层(102)内；PMOS区域(106)，设置于所述隔离区(104)的第一侧；NMOS区域(107)，设置于所述隔离区(104)的第二侧；钝化层(108)，设置于所述介质层(103)上。进一步地，在上述实施方式的基础上，所述Si1-xGex外延层(1012)由激光再晶化工艺处理而形成的。具体地，由激光再晶化工艺处理形成所述Si1-xGex外延层(1012)的具体过程如下：采用激光照射所述Si1-xGex外延层(1012)以使所述Si1-xGex外延层(1012)熔化再结晶，其中，激光波长为795nm，激光功率密度为2.85kW/cm2，激光光斑尺寸10mm×1mm，激光移动速度为20mm/s。进一步地，在上述实施方式的基础上，所述PMOS区域(106)包括PMOS源区、PMOS漏区、PMOS栅极、PMOS源区电极及PMOS漏区电极；其中，所述PMOS源区和所述PMOS漏区设置于所述N阱区(105)之内，所述PMOS栅极设置于所述N阱区(105)之上。进一步地，所述PMOS源区电极及所述PMOS漏区电极的材质均为Cr、Pt或Au中的任一种。进本文档来自技高网...

【技术保护点】
1.一种Ge材料CMOS器件，其特征在于，包括：Si衬底(1011)；Si1‑xGex外延层(1012)，设置于所述Si衬底(1011)上；P型Ge沟道层(102)，设置于所述Si1‑xGex外延层(1012)上；介质层(103)，设置于所述P型Ge沟道层(102)上；隔离区(104)，设置于所述P型Ge沟道层(102)和所述介质层(103)内部；N阱区(105)，设置于所述隔离区(104)的第一侧，且设置于所述P型Ge沟道层(102)内；PMOS区域(106)，设置于所述隔离区(104)的第一侧；NMOS区域(107)，设置于所述隔离区(104)的第二侧；钝化层(108)，设置于所述介质层(103)上。

【技术特征摘要】
1.一种Ge材料CMOS器件，其特征在于，包括：Si衬底(1011)；Si1-xGex外延层(1012)，设置于所述Si衬底(1011)上；P型Ge沟道层(102)，设置于所述Si1-xGex外延层(1012)上；介质层(103)，设置于所述P型Ge沟道层(102)上；隔离区(104)，设置于所述P型Ge沟道层(102)和所述介质层(103)内部；N阱区(105)，设置于所述隔离区(104)的第一侧，且设置于所述P型Ge沟道层(102)内；PMOS区域(106)，设置于所述隔离区(104)的第一侧；NMOS区域(107)，设置于所述隔离区(104)的第二侧；钝化层(108)，设置于所述介质层(103)上。2.根据权利要求1所述的器件，其特征在于，所述PMOS区域(106)包括PMOS源区、PMOS漏区、PMOS栅极、PMOS源区电极及PMOS...

【专利技术属性】
技术研发人员：尹晓雪，
申请(专利权)人：西安科锐盛创新科技有限公司，
类型：新型
国别省市：陕西,61