一种图像处理方法及装置制造方法及图纸

本发明专利技术实施例公开了一种图像处理方法和装置，应用于基于现场可编程门阵列FPGA与中央处理器CPU集成架构的系统，方法包括：将待处理的图像源数据发送至FPGA图像处理知识产权核IP核；该FPGA图像处理IP核对所接收到的图像源数据执行图像处理操作，并将获得的图像处理结果数据返回至应用单元。通过本发明专利技术的技术方案，实现了针对现场可编程门阵列FPGA与中央处理器CPU集成架构的系统提高图像处理任务的速度。

【技术实现步骤摘要】
一种图像处理方法及装置
本专利技术涉及图像处理技术，尤其涉及一种图像处理方法及装置。
技术介绍
Android(一种基于Linux的自由及开放源代码的操作系统)应用程序需要执行的图像处理任务是一种典型的计算密集型任务，需要耗费较长的时间，是Android应用程序性能的瓶颈问题。现有的Android图像处理加速方案主要是采用GPU技术，但是GPU在制造完成后仅支持一些原生的指令，如果计算任务出现GPU指令不支持的操作就不得不使用CPU计算，造成计算效率的下降。随着FPGA技术的发展，已经出现了很多将FPGA与CPU集成的硬件产品。FPGA(Field－ProgrammableGateArray，现场可编程门阵列)是一种可重构器件，可以根据实际应用需要改变内部电路逻辑，同时作为一种硬件计算方式，FPGA可以进行并行计算，因此，FPGA可以达到计算速度很高。同时，图像处理任务往往适合于进行并行计算，因此，如何针对现场可编程门阵列FPGA与中央处理器CPU集成架构的系统提高图像处理任务的速度是亟待解决的问题。
技术实现思路
本专利技术的主要目的在于提供一种图像处理方法和装置，针对现场可编程门阵列FPGA与中央处理器CPU集成架构的系统，提高了图像处理速度。为了解决上述技术问题，本专利技术提供了一种图像处理方法，应用于基于现场可编程门阵列FPGA与中央处理器CPU集成架构的系统，所述方法包括：将待处理的图像源数据发送至FPGA图像处理知识产权核IP核；所述FPGA图像处理IP核对所接收到的图像源数据执行图像处理操作，并将获得的图像处理结果数据返回至应用单元。进一步地，在所述将待处理的图像源数据发送至FPGA图像处理知识产权核IP核之前，上述方法还包括：根据所述待处理的图像源数据生成比特流文件，利用所述比特流文件对所述FPGA图像处理IP核进行配置；对所述FPGA图像处理IP核配置完成后，根据相关参数创建所述FPGA图像处理IP核的驱动单元。进一步地，所述将待处理的图像源数据发送至FPGA图像处理知识产权核IP核，包括：将所述待处理的图像源数据通过中间层单元发送至所述FPGA图像处理IP核的驱动单元；所述FPGA图像处理IP核的驱动单元将所述图像源数据发送至所述FPGA图像处理IP核。进一步地，所述将获得的图像处理结果数据返回至应用单元，包括：所述FPGA图像处理IP核通过所述FPGA图像处理IP核的驱动单元将所述图像处理结果数据返回至所述中间层单元；所述中间层单元将获得的图像处理结果数据返回至所述应用单元。进一步地，所述将所述待处理的图像源数据通过中间层单元发送至所述FPGA图像处理IP核的驱动单元，包括：所述中间层单元通过JNI方式将所述图像源数据发送至所述FPGA图像处理IP核的驱动单元。为了解决上述问题，本专利技术还提供了一种图像处理装置，应用于基于FPGA与CPU集成架构的系统，所述装置包括：发送模块，用于将待处理的图像源数据发送至FPGA图像处理知识产权核IP核；FPGA图像处理IP核，用于对所接收到的图像源数据执行图像处理操作，并将获得的图像处理结果数据返回至应用单元。进一步，所述装置还包括：配置模块，用于根据所述待处理的图像源数据生成比特流文件，利用所述比特流文件对所述FPGA图像处理IP核进行配置；创建模块，用于FPGA图像处理IP核对所述FPGA图像处理IP核配置完成后，根据相关参数创建所述FPGA图像处理IP核的驱动单元。进一步地，所述将待处理的图像源数据发送至FPGA图像处理知识产权核IP核，包括：将所述待处理的图像源数据通过中间层单元发送至所述FPGA图像处理IP核的驱动单元；所述FPGA图像处理IP核的驱动单元将所述图像源数据发送至所述FPGA图像处理IP核。进一步地，所述将获得的图像处理结果数据返回至应用单元，包括：所述FPGA图像处理IP核通过所述FPGA图像处理IP核的驱动单元将所述图像处理结果数据返回至所述中间层单元；所述中间层单元将获得的图像处理结果数据返回至所述应用单元。进一步地，所述将所述待处理的图像源数据通过中间层单元发送至所述FPGA图像处理IP核的驱动单元，包括：所述中间层单元通过JNI方式将所述图像源数据发送至所述FPGA图像处理IP核的驱动单元。本专利技术提出了一种图像处理方法，应用于基于现场可编程门阵列FPGA与中央处理器CPU集成架构的系统，方法包括：将待处理的图像源数据发送至FPGA图像处理知识产权核IP核；所述FPGA图像处理IP核对所接收到的图像源数据执行图像处理操作，并将获得的图像处理结果数据返回至应用单元。通过本专利技术的技术方案，实现了针对现场可编程门阵列FPGA与中央处理器CPU集成架构的系统提高图像处理任务的速度。本专利技术的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本专利技术而了解。本专利技术的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。附图说明附图用来提供对本专利技术技术方案的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本专利技术的技术方案，并不构成对本专利技术技术方案的限制。图1为本专利技术实施例基于FPGA与CPU集成架构的系统示意图；图2为本专利技术实施例图像处理方法的流程图；图3为本专利技术实施例图像处理装置的示意图。图4为本专利技术实施例IP核接口电路的逻辑设计示意图；图5为本专利技术实施例FPGA图像处理IP核的驱动单元的处理流程图；具体实施方式为使本专利技术的目的、技术方案和优点更加清楚明白，下文中将结合附图对本专利技术的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行。并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。在本专利技术的技术方案中，关键的术语定义如下：FPGA(FieldProgrammableGateArray)：现场可编程门阵列GPU(GraphicsProcessingUnit)：图形处理器IPCore(IntellectualPropertyCore)：知识产权核DMA(DirectMemoryAccess)：直接内存存取JNI：JavaNativeInterface的缩写MM2S(MemoryToPeripheral):存储到外部设备S2MM(PeripheralToMemory)：外部设备到存储本专利技术的技术方案是针对现场可编程门阵列FPGA与中央处理器CPU集成架构的系统，图1为本专利技术实施例的FPGA与CPU集成架构的系统示意图；FPGA与CPU集成架构的系统中分为硬件部分和软件部分：硬件部分具体包括：1)FPGA图像处理IP核。使用传统的硬件语言开发FPGA图像处理IP核，对于软件开发人员提出了较高的要求；FPGA图像处理IP核的开发还可以使用较新的高级综合工具，例如Xilinx公司的HLS工具，可以将C语言等高级语言描述的算法转为FPGA图像处理IP核。其中，HLS是Xilinx公司推出的最新一代FPGA设计工具。高级综合工具的核心是调度(Schedule)和绑定(binding)或分配(al本文档来自技高网...

【技术保护点】
1.一种图像处理方法，其特征在于，应用于基于现场可编程门阵列FPGA与中央处理器CPU集成架构的系统，所述方法包括：将待处理的图像源数据发送至FPGA图像处理知识产权核IP核；所述FPGA图像处理IP核对所接收到的图像源数据执行图像处理操作，并将获得的图像处理结果数据返回至应用单元。

【技术特征摘要】
1.一种图像处理方法，其特征在于，应用于基于现场可编程门阵列FPGA与中央处理器CPU集成架构的系统，所述方法包括：将待处理的图像源数据发送至FPGA图像处理知识产权核IP核；所述FPGA图像处理IP核对所接收到的图像源数据执行图像处理操作，并将获得的图像处理结果数据返回至应用单元。2.根据权利要求1所述的图像处理方法，其特征在于，在所述将待处理的图像源数据发送至FPGA图像处理知识产权核IP核之前，所述方法还包括：根据所述待处理的图像源数据生成比特流文件，利用所述比特流文件对所述FPGA图像处理IP核进行配置；对所述FPGA图像处理IP核配置完成后，根据相关参数创建所述FPGA图像处理IP核的驱动单元。3.根据权利要求2所述的图像处理方法，其特征在于，所述将待处理的图像源数据发送至FPGA图像处理知识产权核IP核，所述方法包括：将所述待处理的图像源数据通过中间层单元发送至所述FPGA图像处理IP核的驱动单元；所述FPGA图像处理IP核的驱动单元将所述图像源数据发送至所述FPGA图像处理IP核。4.根据权利要求3所述的基于FPGA的图像处理方法，其特征在于，所述将获得的图像处理结果数据返回至应用单元，包括：所述FPGA图像处理IP核通过所述FPGA图像处理IP核的驱动单元将所述图像处理结果数据返回至所述中间层单元；所述中间层单元将获得的图像处理结果数据返回至所述应用单元。5.根据权利要求3所述的基于FPGA的图像处理方法，其特征在于，所述将所述待处理的图像源数据通过中间层单元发送至所述FPGA图像处理IP核的驱动单元，包括：所述中间层单元通过JNI方式将所述图像源数据发送至所述F...

【专利技术属性】
技术研发人员：张少杰，
申请(专利权)人：郑州云海信息技术有限公司，
类型：发明
国别省市：河南,41