像素结构与显示装置制造方法及图纸

本发明专利技术提供一种像素结构与显示装置。像素结构包含基板、主动元件、保护层、第一电极、绝缘层、突起物与第二电极。主动元件设置于基板。保护层设置于主动元件与基板上。第一电极配置于保护层上。突起物配置于绝缘层上方，且突起物于基板的垂直投影和第一电极于基板的垂直投影不重叠。第二电极位于突起物的至少一侧壁上。

【技术实现步骤摘要】
像素结构与显示装置
本专利技术涉及显示技术，特别是一种具有低驱动电压的像素结构及显示装置。
技术介绍
显示装置因具有低功率消耗、薄型量轻、色彩饱和度高、寿命长等优点而成为现代显示科技产品的主流之一。传统技术中，显示装置的显示介质的型态会影响其显示特性。一般而言，对于应用了需要大电场驱动型的显示介质(例如，纳米胶囊微胞液晶)的显示装置而言，需要使用较高的驱动电压来产生所需的大电场，以正确驱动显示介质。然而，显示装置在高驱动电压的操作下，却容易劣化其基板上的主动元件，并进而降低其可靠度。此外，在以水平电场驱动的显示装置中，一般多是以增加水平电极的数量或者减缩水平电极之间的间距来达到所需的电场强度。然而，这些举动却会影响到显示装置的开口率以及其像素设计。
技术实现思路
本专利技术的目的在于克服上述现有技术的不足，提供一种像素结构与显示装置。在一实施例中，一种像素结构，其包含基板、主动元件、保护层、第一电极、绝缘层、突起物以及第二电极。主动元件设置于基板上。保护层设置于主动元件与基板上。第一电极配置于保护层上。绝缘层覆盖第一电极与保护层。突起物配置于绝缘层上方，且突起物于基板的垂直投影和第一电极于基板的垂直投影不重叠。第二电极位于突起物的至少一侧壁上。在一实施例中，一种显示装置包含任一实施例的像素结构以及液晶层，且液晶层覆盖于第二电极、突起物以及绝缘层上。综上所述，本专利技术实施例的像素结构及显示装置，其借由拓展像素电极及/或共用电极于基板的法线方向上的面积来提升水平电场的强度。在像素结构及显示装置的一实施例中，可通过突起物的设置来协助拓展像素电极及/或共用电极于基板的法线方向上的可配置面积。此外，还可通过凹部的设置来协助拓展像素电极及/或共用电极于基板的法线方向上的可配置面积。以下在实施方式中详细叙述本专利技术的详细特征及优点，其内容足以使任何熟习相关技艺者了解本专利技术的
技术实现思路
并据以实施，且根据本说明书所揭露的内容、权利要求范围及附图，任何熟习本领域技术人员可轻易地理解本专利技术相关的目的及优点。附图说明图1为像素结构的第一实施例的俯视示意图。图2为图1中沿AA’剖线的一实施例的剖面示意图。图3为像素结构的第二实施例的俯视示意图。图4为图3中沿BB’剖线的一实施例的剖面示意图。图5为像素结构的一实施方式的剖面示意图。图6为像素结构的另一实施方式的剖面示意图。图7为像素结构的第三实施例的俯视示意图。图8为图7中沿CC’剖线的一实施例的剖面示意图。图9为像素结构的第四实施例的俯视示意图。图10为图9中沿DD’剖线的一实施例的剖面示意图。图11为像素结构的第五实施例的俯视示意图。图12为图11中沿EE’剖线的一实施例的剖面示意图。图13为像素结构的第六实施例的俯视示意图。图14为图13中沿FF’剖线的一实施例的剖面示意图。图15为像素结构的一变化实施例的剖面示意图。图16为沟槽的一实施例的局部放大示意图。图17为沟槽的另一实施例的局部放大示意图。图18为图1中沿AA’剖线的另一实施例的剖面示意图。图19为图1中沿AA’剖线的又一实施例的剖面示意图。图20为图9中沿DD’剖线的另一实施例的剖面示意图。图21为图9中沿DD’剖线的又一实施例的剖面示意图。图22为像素结构的一实施例的俯视示意图。图23为图22中沿GG’剖线的一实施例的剖面示意图。图24为像素结构的一实施例的俯视示意图。图25为显示装置的一实施例的剖面示意图。符号说明:100.像素结构110.基板120.主动元件130.保护层130T.沟槽140.第一电极140S.第一主干部140B.第一支部150.绝缘层150C.连通孔150H.凹部150S.上表面160.突起物160s.侧壁160t.顶面170.第二电极170S.第二主干部170B.第二支部180.第三电极190.第四电极200.显示装置210.液晶层D1.第一方向D2.第二方向D3.法线方向DL1-DL2.数据线GL1-GL2.扫描线P1.像素区域SE.源极DE.漏极GE.栅极CH.通道层GI.栅极绝缘层.H1.接触窗H2.接触窗171.电极M1.连接线H3.接触窗L1.高度L2.深度175.电极具体实施方式图1为像素结构的第一实施例的俯视示意图，图2为图1中沿AA’剖线的一实施例的剖面示意图。请参阅图1至图2，像素结构100包含基板110、主动元件120、保护层130、第一电极140、绝缘层150、突起物160以及第二电极170。以下，以单一个像素为例来进行像素结构100的详细说明，但其数量并非用以限定本专利技术。像素结构100具有一像素区域P1，且此像素区域P1可由两条扫描线GL1、GL2以及两条数据线DL1、DL2共同定义所得。扫描线GL1、GL2是沿第一方向D1延伸且彼此平行并排，而数据线DL1、DL2则是沿第二方向D2延伸彼此平行并排，其中第一方向垂直于第二方向D2。换言之，像素区域P1是位于扫描线GL1与扫描线GL2之间以及数据线DL1与数据线DL2之间。于此，扫描线GL1与扫描线GL2分别同时与数据线DL1与数据线DL2相交但不接触。具体而言，扫描线GL1、GL2和数据线DL1、DL2分别是利用不同层的金属制成。在一实施例中，于扫描线GL1、GL2之上会形成栅极绝缘层GI，且数据线DL1、DL2形成在栅极绝缘层GI上，并跨越扫描线GL1、GL2。在一些实施例中，基板110可为硬质基板、可挠式基板或可塑形式基板，其材质可包括例如聚亚酰胺(polyimide,PI)、聚对苯二甲酸乙二酯(polyethyleneterephthalate,PET)、聚萘二甲酸乙二酯(polyethylenenaphthalate,PEN)、聚酰胺(Polyamide,PA)等有机材料，但不以此为限。像素区域P1的形状可为弯折形，但本专利技术并非仅限于此，像素区域P1的形状亦可为矩形、平行四边形或其他合适的形状。此外，数据线DL1与数据线DL2的形状可依据像素区域P1的形状而对应设置。因此，数据线DL1、DL2的形状可为弯折形、直条形或其他合适的形状。主动元件120电性连接此像素所对应的一条扫描线GL1与一条数据线DL1，且主动元件120可由扫描线GL1来控制其为开启(ON)或关闭(OFF)的状态。在一实施例中，主动元件120为薄膜晶体管，其包含栅极GE、通道层CH、漏极DE以及源极SE。此外，主动元件120还可包含栅极绝缘层GI。栅极GE设置于基板110上。栅极绝缘层GI覆盖于栅极GE上。通道层CH对应于栅极GE设置于栅极绝缘层GI的上方，且源极SE和漏极DE位于通道层CH的上方。于此，栅极GE和扫描线GL1可为利用同一道制程所形成的一个连续导电图案，并且源极SE和数据线DL1可为利用同一道制程所形成的一个连续导电图案。换言之，主动元件120的栅极GE是电性连接至扫描线GL1，且其源极SE则是电性连接至数据线DL1。应注意的是，于此虽是以底部栅极型薄膜晶体管为例来说明主动元件120，但本专利技术并非以此为限，主动元件120亦可以顶部栅极型薄膜晶体管或其它种类薄膜晶体管来实现。保护层130覆盖于主动元件120与基板110之上。第一电极140配置于保护层130上。绝缘层150覆盖第一电极140与保护层130。在一些实施例中，绝缘层本文档来自技高网...

【技术保护点】
1.一种像素结构，包含：一基板；一主动元件，设置于该基板上；一保护层，设置于该主动元件与该基板上；一第一电极，配置于该保护层上；一绝缘层，覆盖该第一电极与该保护层；一突起物，配置于该绝缘层上方，且该突起物于该基板的垂直投影和该第一电极于该基板的垂直投影不重叠；以及一第二电极，位于该突起物的至少一侧壁上。

【技术特征摘要】
2018.05.31 TW 1071188221.一种像素结构，包含：一基板；一主动元件，设置于该基板上；一保护层，设置于该主动元件与该基板上；一第一电极，配置于该保护层上；一绝缘层，覆盖该第一电极与该保护层；一突起物，配置于该绝缘层上方，且该突起物于该基板的垂直投影和该第一电极于该基板的垂直投影不重叠；以及一第二电极，位于该突起物的至少一侧壁上。2.如权利要求1所述的像素结构，其中该第一电极电性连接至该主动元件，且该第二电极电性连接至一共用电源。3.如权利要求2所述的像素结构，进一步包含一第三电极，设置于该绝缘层上，其中该第三电极于垂直该基板方向上对应于该第一电极设置，且该第三电极电性连接至对应的该第一电极。4.如权利要求3所述的像素结构，进一步包含一第四电极，配置于该绝缘层上，其中该像素结构具有两个所述第三电极，该第四电极位于两个所述第三电极之间，且该第四电极电性连接至该共用电源。5.如权利要求1所述的像素结构，其中该第一电极电性连接至一共用电源，且该第二电极电性连接至该主动元件。6.如权利要求5所述的像素结构，进一步包含至少一第三电极，设置于该绝缘层上，其中该第三电极于垂直该基板方向上对应于该第一电极设置，且该第三电极电性连接至该共用电源。7.如权利要求6所述的像素结构，进一步包含一第四电极，该第四电极配置于该绝缘层上，其中该像素结构具有两个所述第...

【专利技术属性】
技术研发人员：叶家宏，洪敏之，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：中国台湾,71