像素结构与显示装置制造方法及图纸

本发明专利技术公开一种像素结构与显示装置，该像素结构包含基板、主动元件、绝缘层、至少一突起物、第一电极与第二电极。主动元件设置于基板上。绝缘层设置于主动元件与基板上。绝缘层具有凹部。突起物设置于绝缘层的凹部。第一电极设置于突起物的至少一侧壁上。第二电极设置于绝缘层上，且第一电极与第二电极不接触。

【技术实现步骤摘要】
像素结构与显示装置
本专利技术是关于显示科技，特别是涉及一种具有低驱动电压的像素结构及显示装置。
技术介绍
显示装置因具有低功率消耗、薄型量轻、色彩饱和度高、寿命长等优点而成为现代显示科技产品的主流之一。现有的显示装置的显示介质的型态会影响到其显示特性。一般而言，对于应用了需要大电场驱动型的显示介质(例如，纳米胶囊微胞(单元)液晶)的显示装置而言，需要使用较高的驱动电压来产生所需的大电场，以正确驱动显示介质。然而，显示装置在高驱动电压的操作下，却容易劣化其基板上的主动元件(有源元件)，并进而降低其可靠度。此外，在以水平电场驱动的显示装置中，一般多是以增加水平电极的数量或者减缩水平电极之间的间距来达到所需的电场强度。然而，此些举动却会影响到显示装置的开口率以及其像素设计。
技术实现思路
在一实施例中，一种像素结构，其包含基板、主动元件、绝缘层、至少一突起物、第一电极以及第二电极。主动元件设置于基板上。绝缘层设置于主动元件与基板上，并且绝缘层具有凹部。突起物设置于绝缘层的凹部。第一电极设置于突起物的至少一侧壁上。第二电极设置于绝缘层上，并且第一电极与第二电极不接触。在一实施例中，一种显示装置包含任一实施例的像素结构以及液晶层，且液晶层覆盖于第一电极、突起物、第二电极以及绝缘层上。其中，液晶层包含纳米胶囊微胞液晶。综上所述，本专利技术实施例的像素结构及显示装置，其通过拓展像素电极及/或共用电极于基板的法线方向上的可配置面积来提升水平电场的强度。在像素结构及显示装置的一实施例中，其通过突起物与凹部的搭配设置来协助拓展像素电极及/或共用电极于基板的法线方向上的可配置面积。此外，还可通过沟槽的设置来协助拓展共用电极于基板的法线方向上的可配置面积。以下在实施方式中详细叙述本专利技术的详细特征及优点，其内容足以使任何熟悉相关技术者了解本专利技术的
技术实现思路
并据以实施，且根据本说明书所揭露的内容、权利要求及附图，任何熟悉相关技术者可轻易地理解本专利技术相关的目的及优点。附图说明图1为像素结构的第一实施例的俯视示意图；图2为图1中沿AA’剖线的一实施例的剖面示意图；图3为图1中沿AA’剖线的另一实施例的剖面示意图；图4为像素结构的第二实施例的俯视示意图；图5为图4中沿BB’剖线的一实施例的剖面示意图；图6为像素结构的第三实施例的俯视示意图；图7为图6中沿CC’剖线的一实施例的剖面示意图；图8为像素结构的第四实施例的俯视示意图；图9为图8中沿DD’剖线的一实施例的剖面示意图；图10为沟槽的一实施例的局部放大示意图；图11为沟槽的另一实施例的局部放大示意图；图12为像素结构的第五实施例的俯视示意图；图13为图12中沿EE’剖线的一实施例的剖面示意图；图14为第五实施例的像素结构的一变化实施例的剖面示意图；图15为第五实施例的像素结构的另一变化实施例的剖面示意图；图16为像素结构的一实施例的俯视示意图；图17为突起物的一实施例的SEM示意图；图18为凹部对水平电场的影响的模拟结果示意图；图19为显示装置的一实施例的剖面示意图。符号说明100像素结构110基板120主动元件130绝缘层130T沟槽130C连通孔130H凹部130S上表面140突起物140S侧壁140T顶面150第一电极150M第一主干部150B第一支部160第二电极160M第二主干部160B第二支部170介电层180第三电极190连接线200显示装置210液晶层D1第一方向D2第二方向D3法线方向DL1-DL2数据线GL1-GL2扫描线P1像素区域SE源极DE漏极GE栅极CH通道层GI栅极绝缘层H1高度H2深度C1接触窗θ夹角Cs存储电容具体实施方式图1为像素结构的第一实施例的俯视示意图，图2为图1中沿AA’剖线的一实施例的剖面示意图。请参阅图1与图2，像素结构100包含基板110、主动元件120、绝缘层130、突起物140、第一电极150以及第二电极160。以下，以单一个像素为例来进行像素结构100的详细说明，但其数量并非用以限定本专利技术。像素结构100具有一像素区域P1，且此像素区域P1可由两条扫描线GL1、GL2以及两条数据线DL1、DL2共同定义所得。扫描线GL1、GL2是沿第一方向D1延伸且彼此平行并排，而数据线DL1、DL2则是沿第二方向D2延伸且彼此平行并排，其中第一方向D1垂直第二方向D2。换言之，像素区域P1是位于扫描线GL1与扫描线GL2之间以及数据线DL1与数据线DL2之间。于此，扫描线GL1与扫描线GL2分别同时与数据线DL1与数据线DL2相交但不接触。具体而言，扫描线GL1、GL2和数据线DL1、DL2分别是利用不同层的金属制成。在一实施例中，在扫描线GL1、GL2之上会形成栅极绝缘层GI，且数据线DL1、DL2形成在栅极绝缘层GI上，并跨越扫描线GL1、GL2。在一些实施例中，基板110可为硬质基板、可挠式基板或可塑形式基板，其材质可包括例如聚亚酰胺(polyimide,PI)、聚对苯二甲酸乙二酯(polyethyleneterephthalate,PET)、聚萘二甲酸乙二酯(polyethylenenaphthalate,PEN)、聚酰胺(Polyamide,PA)等有机材料，但不以此为限。像素区域P1的形状可为弯折形，但本专利技术并非仅限于此，像素区域P1的形状也可为矩形、平行四边形或其他合适的形状。此外，数据线DL1与数据线DL2的形状可依据像素区域P1的形状而对应设置。因此，数据线DL1、DL2的形状可为弯折形、直条形或其他合适的形状。主动元件120电连接此像素所对应的一条扫描线GL1与一条数据线DL1，且主动元件120可由扫描线GL1来控制其为开启(ON)或关闭(OFF)的状态。在一实施例中，主动元件120为薄膜晶体管，其包含栅极GE、通道层CH、漏极DE以及源极SE。此外，主动元件120还可包含栅极绝缘层GI。栅极GE设置于基板110上。栅极绝缘层GI覆盖于栅极GE上。通道层CH对应于栅极GE设置于栅极绝缘层GI的上方，且源极SE和漏极DE位于通道层CH的上方。于此，栅极GE和扫描线GL1可为利用同一道制作工艺所形成的一个连续导电图案，并且源极SE和数据线DL1可为利用同一道制作工艺所形成的一个连续导电图案。换言之，主动元件120的栅极GE是电连接至扫描线GL1，且其源极SE则是电连接至数据线DL1。应注意的是，在此虽是以底部栅极型薄膜晶体管为例来说明主动元件120，但本专利技术并非以此为限，主动元件120也可以顶部栅极型薄膜晶体管或其他种类薄膜晶体管来实现。绝缘层130设置于主动元件120与基板110之上。在一实施例中，像素结构100还包含介电层170，且介电层170夹设于绝缘层130和主动元件120之间。在一些实施态样中，绝缘层130、介电层170和栅极绝缘层GI的材质可为无机材料、有机材料或其组合。其中，无机材料例如为氧化硅、氮化硅、氮氧化硅或前述至少二种材料的堆叠层。有机材料例如为聚酰亚胺系树脂、环氧系树脂或压克力系树脂等高分子材料。绝缘层130具有凹部130H，在一实施例中，凹部130H分别对应地设置于数据线DL1、DL2上方，并与数据线DL1、DL2具有相同的延伸方向。突起物140设置于绝缘层130的凹部130H，且第一电极150设本文档来自技高网...

【技术保护点】
1.一种像素结构，其特征在于，包含：基板；主动元件，设置于该基板上；绝缘层，设置于该主动元件与该基板上，该绝缘层具有一凹部；至少一突起物，设置于该绝缘层的该凹部；第一电极，设置该突起物的至少一侧壁上；及第二电极，设置于该绝缘层上，且该第一电极与该第二电极不接触。

【技术特征摘要】
2018.05.31 TW 1071188231.一种像素结构，其特征在于，包含：基板；主动元件，设置于该基板上；绝缘层，设置于该主动元件与该基板上，该绝缘层具有一凹部；至少一突起物，设置于该绝缘层的该凹部；第一电极，设置该突起物的至少一侧壁上；及第二电极，设置于该绝缘层上，且该第一电极与该第二电极不接触。2.如权利要求1所述的像素结构，其中该第一电极电连接至该主动元件，且该第二电极电连接至一共用电源。3.如权利要求2所述的像素结构，还包含第三电极，设置于该绝缘层上，其中该第二电极具有两个第二支部，该第三电极位于两个该第二支部之间，且该第三电极电连接至该主动元件。4.如权利要求1所述的像素结构，其中该第一电极电连接至一共用电源，且该第二电极电连接至该主动元件。5.如权利要求4所述的像素结构，还包含第三电极，设置于该绝缘层上，其中该第二电极具有两个第二支部，该第三电极位于两个该第二支部之间，且该第三电极电连接至该共用电源。6.如权利要求1所述的像素结构，其中部分该第二电极还位于该突起物的另一侧壁上，且该第二电极电连接该主动元件。7.如权利要求1至权利要求6中任一所述的像素结构，其中该绝缘层包含多个沟槽，该些沟槽对应于该第二电极设置，且该第二电极填入至该些沟槽中。8.如权利要求5所述的像素结构，其中该绝缘层包含多个沟槽，该些沟槽对应于该第三电极设置，且该第三电极填入至该些沟槽中。9.如权利要求2或权利...

【专利技术属性】
技术研发人员：洪敏之，叶家宏，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：中国台湾,71