一种具有32级分辨率的低功耗线性插值电路制造技术

本发明专利技术公开了一种具有32级分辨率的低功耗线性相位插值电路，通过并联设置32个插值单元电路；每一个所述插值单元电路为一个二选一选择器；通过使能信号en选择时钟信号CK1或CK2；每一个所述插值单元电路的端口分别连接到不同的电阻上，与同一个所述插值单元电路相连的4个电阻阻值相同，与不同所述插值单元电路连接的电阻阻值不同，其阻值按照线性定规律变化，保证了相位插值器有较高的线性度；使能信号en为32位温度计码，当每次所述使能信号改变时，32位温度计码有且只有1个比特位发生跳变，同时保证每个比特位对应的相位变化量一致，即保证相位变化量有较好的线性度；实现了相位的32级分辨率调节，提高了分辨率。

【技术实现步骤摘要】
一种具有32级分辨率的低功耗线性插值电路
本专利技术属于集成电路设计
，具体涉及一种具有32级分辨率的低功耗线性插值电路。
技术介绍
相位插值器作为时钟数据恢复电路(CDR)中的关键模块，相位插值器的非线性会直接影响时钟数据恢复电路的动态特性，当输入数据与本地时钟存在频率差时，还会影响它的抖动容限。相位插值器用于在高速信号传输电路中产生精确对齐的时钟。当传输链路中没有明确的时钟信号时，通常就需要时钟数据恢复电路从数据流中恢复出时钟信号。相位插值器的一种传统实现方法即是将相位与输出负载混合。这种相位插值器的设计是基于一个MOS电流模式逻辑(MOScurrentmodelogic，MCML)的差分缓存来实现。经典的MCML逻辑主要由下拉网络开关、上拉电阻和恒流基准源三部分组成。信号以全差分形式输入，差分下拉网络相当于开关的作用，使一边通路打开，另一边通路关闭，从而驱使偏置电流只流过一边通路，然后通过上拉电阻，实现电平的输出。如图1所示，传统的相位插值器是基于MCML逻辑的缓存产生一个差分输出信号VOUT+和VOUT-，它的两个差分输入信号为VIN+和VIN-。差分负载的输入为电压信号VL-BIAS，差分源耦合对将输入电压转换成输出电流。差分对中的偏置电流是由NMOS下拉电阻提供的，由偏置电压VBIAS控制。这种传统的相位插值器具有线性度较差、功耗高和分辨率低的缺陷。
技术实现思路
本专利技术旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本专利技术的主要目的在于提供具有32级分辨率的低功耗线性相位插值电路，旨在解决统的相位插值器线性度较差、功耗高和分辨率低的问题。本专利技术的目的是通过以下技术方案实现的：一种具有32级分辨率的低功耗线性相位插值电路，包括并联设置的32个插值单元电路；每一个所述插值单元电路为一个二选一选择器；通过使能信号en选择时钟信号CK1或CK2；其中每一个所述插值单元电路的端口t1、t2、t3、及t4，其均并没有连接到电源或者接地地，而是分别连接到不同的电阻上，与同一个所述插值单元电路相连的4个电阻阻值相同，与不同所述插值单元电路连接的电阻阻值不同，其阻值按照一定规律变化；32个所述插值单元电路的时钟输入均为CK1和CK2；8个相位相差45°的时钟信号CKi<8:1>经两个四选一选择器MUX4，选择得到2个相位相差45°的时钟信号CK1和CK2，作为相位插值的时钟输入；译码器输出的选择器控制信号sel<4:1>和sel<8:5>分别只有1位为高，具体控制逻辑由状态机控制；CK1和CK2均有一个连接到地的200fF的MOM电容负载，该电容负载用于平滑时钟信号的上升下降沿，便于相位插值器处理其相位。进一步，为了保证相位插值器有较高的线性度，与不同插值单元电路连接的电阻阻值按照线性定规律变化。进一步，为了实现了相位的32级分辨率调节，所述使能信号en为32位温度计码，当每次所述使能信号改变时，32位温度计码有且只有1个比特位发生跳变，同时保证每个比特位对应的相位变化量一致，即保证相位变化量有较好的线性度。与现有技术相比，本专利技术至少具有以下优点：本专利技术的具有32级分辨率的低功耗线性相位插值电路，通过并联设置32个插值单元电路；每一个所述插值单元电路为一个二选一选择器；通过使能信号en选择时钟信号CK1或CK2；每一个所述插值单元电路的端口分别连接到不同的电阻上，与同一个所述插值单元电路相连的4个电阻阻值相同，与不同所述插值单元电路连接的电阻阻值不同，其阻值按照线性定规律变化，保证了相位插值器有较高的线性度；使能信号en为32位温度计码，当每次所述使能信号改变时，32位温度计码有且只有1个比特位发生跳变，同时保证每个比特位对应的相位变化量一致，即保证相位变化量有较好的线性度；实现了相位的32级分辨率调节，提高了分辨率。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。图1为传统的相位插值器MCML差分输出缓存电路示意图；图2为本专利技术的具有32级分辨率的低功耗线性相位插值电路示意图；图3为图2中其中一个插值单元电路的输入电路示意图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术的一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。需要说明，本专利技术实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。在本专利技术中如涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本专利技术的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。在本专利技术中，除非另有明确的规定和限定，术语“连接”、“固定”等应做广义理解，例如，“固定”可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本专利技术中的具体含义。另外，本专利技术各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本专利技术要求的保护范围之内。如图2所示，一种具有32级分辨率的低功耗线性相位插值电路，包括并联设置的32个插值单元电路；每一个所述插值单元电路为一个二选一选择器；通过使能信号en选择时钟信号CK1或CK2；其中每一个所述插值单元电路的端口t1、t2、t3、及t4，其均并没有连接到电源或者接地地，而是分别连接到不同的电阻上，与同一个所述插值单元电路相连的4个电阻阻值相同，与不同所述插值单元电路连接的电阻阻值不同，其阻值按照一定规律变化。如图3所示，上述32个所述插值单元电路的时钟输入均为CK1和CK2；8个相位相差45°的时钟信号CKi<8:1>经两个四选一选择器MUX4，选择得到2个相位相差45°的时钟信号CK1和CK2，作为相位插值的时钟输入；译码器输出的选择器控制信号sel<4:1>和sel<8:5>分别只有1位为高，具体控制逻辑由状态机控制；CK1和CK2均有一个连接到地的200fF的MOM电容负载，该电容负载用于平滑时钟信号的上升下降沿，便于相位插值器处理其相位。其中，为了保证相位插值器本文档来自技高网...

【技术保护点】
1.一种具有32级分辨率的低功耗线性相位插值电路，其特征在于，包括并联设置的32个插值单元电路；每一个所述插值单元电路为一个二选一选择器；通过使能信号en选择时钟信号CK1或CK2；其中每一个所述插值单元电路的端口t1、t2、t3、及t4，其均并没有连接到电源或者接地地，而是分别连接到不同的电阻上，与同一个所述插值单元电路相连的4个电阻阻值相同，与不同所述插值单元电路连接的电阻阻值不同，其阻值按照一定规律变化；32个所述插值单元电路的时钟输入均为CK1和CK2；8个相位相差45°的时钟信号CKi

【技术特征摘要】
1.一种具有32级分辨率的低功耗线性相位插值电路，其特征在于，包括并联设置的32个插值单元电路；每一个所述插值单元电路为一个二选一选择器；通过使能信号en选择时钟信号CK1或CK2；其中每一个所述插值单元电路的端口t1、t2、t3、及t4，其均并没有连接到电源或者接地地，而是分别连接到不同的电阻上，与同一个所述插值单元电路相连的4个电阻阻值相同，与不同所述插值单元电路连接的电阻阻值不同，其阻值按照一定规律变化；32个所述插值单元电路的时钟输入均为CK1和CK2；8个相位相差45°的时钟信号CKi<8:1>经两个四选一选择器MUX4，选择得到2个相位相差45°的时钟信号CK1和CK2，作为相位插值的时钟输入；译码器输出的选...

【专利技术属性】
技术研发人员：唐枋，
申请(专利权)人：重庆湃芯入微科技有限公司，
类型：发明
国别省市：重庆,50