移位寄存器单元、驱动方法、栅极驱动电路及显示装置制造方法及图纸

技术编号:19483133 阅读:20 留言:0更新日期:2018-11-17 10:56
本发明专利技术公开了一种移位寄存器单元、驱动方法、栅极驱动电路及显示装置,属于显示技术领域。该移位寄存器单元包括输入电路、输出电路、复位电路、第一下拉控制电路、第二下拉控制电路和下拉电路。该第一下拉控制电路可以在第一输入信号的控制下控制下拉控制节点的电位为无效电位,避免第二下拉控制电路在下拉控制节点的控制下控制下拉节点的电位为有效电位,避免下拉电路在下拉节点的控制下影响上拉节点充电,提高了上拉节点充电效率,使得当显示装置刷新率较高时,输入电路也可对上拉节点有效充电。且由于第一下拉控制电路是直接控制下拉控制节点的电位,因此提高了控制下拉节点为无效电位的效率,进一步避免了下拉电路影响上拉节点电位的问题。

【技术实现步骤摘要】
移位寄存器单元、驱动方法、栅极驱动电路及显示装置
本专利技术涉及显示
,特别涉及一种移位寄存器单元、驱动方法、栅极驱动电路及显示装置。
技术介绍
移位寄存器通常包括多个级联的移位寄存器单元,每个移位寄存器单元用于驱动一行像素单元,由该多个级联的移位寄存器单元可以实现对显示装置中各行像素单元的逐行扫描驱动,以显示图像。相关技术中,移位寄存器单元主要包括:输入电路、输出电路、复位电路和下拉电路。输入电路可以在输入阶段,根据上一级移位寄存器单元输出的信号对上拉节点充电。当对上拉节点充电到一定电位,上拉节点可以控制下拉电路拉低下拉节点的电位,从而可以避免下拉节点对上拉节点的电位产生影响。但是,当显示装置的刷新率较高时,输入电路对上拉节点进行充电的充电时间即会变短,可能会导致上拉节点充电不足,进而会导致输出电路无法正常输出信号,影响显示装置的显示效果。
技术实现思路
本专利技术提供了一种移位寄存器单元、驱动方法、栅极驱动电路及显示装置,可以解决相关技术中由于上拉节点充电不足而导致输出电路无法正常输出信号的问题,所述技术方案如下:第一方面,提供了一种移位寄存器单元,所述移位寄存器单元包括输入电路、输出电路、复位电路、第一下拉控制电路、第二下拉控制电路和下拉电路;所述输入电路分别与第一输入信号端和上拉节点连接,所述输入电路用于响应于来自所述第一输入信号端的第一输入信号,向所述上拉节点输出所述第一输入信号;所述输出电路分别与所述上拉节点、第一时钟信号端、第一输出端和第二输出端连接,所述输出电路用于响应于所述上拉节点,分别向所述第一输出端和所述第二输出端输出来自所述第一时钟信号端的第一时钟信号;所述复位电路分别与复位信号端、第一电源端和所述上拉节点连接,所述复位电路用于响应于来自所述复位信号端的复位信号,向所述上拉节点输出来自所述第一电源端的第一电源信号;所述第一下拉控制电路分别与控制信号端、所述上拉节点、所述第一电源端、所述第一输入信号端和下拉控制节点连接,所述第一下拉控制电路用于响应于来自所述控制信号端的控制信号,向所述下拉控制节点输出所述控制信号,以及用于响应于所述第一输入信号和所述上拉节点,向所述下拉控制节点输出所述第一电源信号;所述第二下拉控制电路分别与所述下拉控制节点、所述控制信号端、所述上拉节点、所述第一电源端和下拉节点连接,所述第二下拉控制电路用于响应于所述下拉控制节点,向所述下拉节点输出所述控制信号,以及用于响应于所述上拉节点,向所述下拉节点输出所述第一电源信号;所述下拉电路分别与所述下拉节点、所述第一电源端、第二电源端、所述上拉节点、所述第一输出端和所述第二输出端连接,所述下拉电路用于响应于所述下拉节点,向所述上拉节点和所述第一输出端输出所述第一电源信号,以及向所述第二输出端输出来自所述第二电源端的第二电源信号。可选的,所述输入电路包括:第一输入晶体管;所述第一输入晶体管的栅极和第一极均与所述第一输入信号端连接,所述第一输入晶体管的第二极与所述上拉节点连接。可选的,所述输入电路还与第二输入信号端连接;所述输入电路还包括:第一电容器或第二输入晶体管;所述第一电容器的一端与所述第二输入信号端连接,所述第一电容器的另一端与所述第一输入晶体管的栅极连接;所述第二输入晶体管的栅极和第一极均与所述第二输入信号端连接,所述第二输入晶体管的第二极与所述上拉节点连接。可选的,所述移位寄存器单元包括两个所述第一下拉控制电路、两个所述第二下拉控制电路、两个所述下拉电路、两个所述下拉控制节点和两个所述下拉节点;所述控制信号端包括:第三电源端和第四电源端,所述第三电源端输出的第三电源信号的电位与所述第四电源端输出的第四电源信号的电位互补;一个所述第一下拉控制电路分别与所述第三电源端、一个所述下拉控制节点、所述第一输入信号端、所述第一电源端和所述上拉节点连接,另一个所述第一下拉控制电路分别与所述第四电源端、另一个所述下拉控制节点、所述第一输入信号端、所述第一电源端和所述上拉节点连接;一个所述第二下拉控制电路分别与一个所述下拉控制节点、所述第三电源端、一个所述下拉节点、所述上拉节点和所述第一电源端连接,另一个所述第二下拉控制电路分别与另一个所述下拉控制节点、所述第四电源端、另一个所述下拉节点、所述上拉节点和所述第一电源端连接;一个所述下拉电路分别与一个所述下拉节点、所述第一电源端、所述第二电源端、所述上拉节点、所述第一输出端和所述第二输出端连接,另一个所述下拉电路分别与另一个所述下拉节点、所述第一电源端、所述第二电源端、所述上拉节点、所述第一输出端和所述第二输出端连接。可选的,所述控制信号端为第二时钟信号端,所述第二时钟信号端输出的第二时钟信号的电位与所述第一时钟信号的电位互补。可选的,所述第一下拉控制电路包括:第一下拉控制晶体管、第二下拉控制晶体管和第三下拉控制晶体管;所述第一下拉控制晶体管的栅极与所述第一输入信号端连接,所述第一下拉控制晶体管的第一极与所述第一电源端连接,所述第一下拉控制晶体管的第二极与所述下拉控制节点连接;所述第二下拉控制晶体管的栅极与所述上拉节点连接,所述第二下拉控制晶体管的第一极与所述第一电源端连接,所述第二下拉控制晶体管的第二极与所述下拉控制节点连接;所述第三下拉控制晶体管的栅极和第一极均与所述控制信号端连接,所述第三下拉控制晶体管的第二极与所述下拉控制节点连接。可选的,所述第二下拉控制电路包括:第四下拉控制晶体管和第五下拉控制晶体管;所述下拉电路包括:第一下拉晶体管、第二下拉晶体管和第三下拉晶体管;所述第四下拉控制晶体管的栅极与所述下拉控制节点连接,所述第四下拉控制晶体管的第一极与所述控制信号端连接,所述第四下拉控制晶体管的第二极与所述下拉节点连接;所述第五下拉控制晶体管的栅极与所述上拉节点连接,所述第五下拉控制晶体管的第一极与所述第一电源端连接,所述第五下拉控制晶体管的第二极与所述下拉节点连接;所述第一下拉晶体管、所述第二下拉晶体管和所述第三下拉晶体管的栅极均与所述下拉节点连接,所述第一下拉晶体管和所述第二下拉晶体管的第一极与所述第一电源端连接,所述第三下拉晶体管的第一极与所述第二电源端连接,所述第一下拉晶体管的第二极与所述上拉节点连接,所述第二下拉晶体管的第二极与所述第一输出端连接,所述第三下拉晶体管的第二极与所述第二输出端连接。第二方面,提供了一种移位寄存器单元的驱动方法,用于驱动如第一方面所述的移位寄存器单元;所述方法包括:输入阶段,第一输入信号端输出的第一输入信号的电位为第一电位,输入电路响应于所述第一输入信号,向上拉节点输出所述第一输入信号,第一下拉控制电路响应于所述第一输入信号,向下拉控制节点输出来自第一电源端的第一电源信号,所述第一电源信号的电位为第二电位;输出阶段,所述第一输入信号的电位为第二电位,第一时钟信号端输出的第一时钟信号的电位为第一电位,所述上拉节点保持第一电位,输出电路响应于所述上拉节点,向第一输出端和第二输出端输出所述第一时钟信号;复位阶段,复位信号端输出的复位信号的电位为第一电位,复位电路响应于所述复位信号,向所述上拉节点输出所述第一电源信号;下拉阶段,所述上拉节点的电位为第二电位,控制信号端输出的控制信号的电位为第一电位,第一下拉控制电路响应于所述控制信号本文档来自技高网...

【技术保护点】
1.一种移位寄存器单元,其特征在于,所述移位寄存器单元包括:输入电路、输出电路、复位电路、第一下拉控制电路、第二下拉控制电路和下拉电路;所述输入电路分别与第一输入信号端和上拉节点连接,所述输入电路用于响应于来自所述第一输入信号端的第一输入信号,向所述上拉节点输出所述第一输入信号;所述输出电路分别与所述上拉节点、第一时钟信号端、第一输出端和第二输出端连接,所述输出电路用于响应于所述上拉节点,分别向所述第一输出端和所述第二输出端输出来自所述第一时钟信号端的第一时钟信号;所述复位电路分别与复位信号端、第一电源端和所述上拉节点连接,所述复位电路用于响应于来自所述复位信号端的复位信号,向所述上拉节点输出来自所述第一电源端的第一电源信号;所述第一下拉控制电路分别与控制信号端、所述上拉节点、所述第一电源端、所述第一输入信号端和下拉控制节点连接,所述第一下拉控制电路用于响应于来自所述控制信号端的控制信号,向所述下拉控制节点输出所述控制信号,以及用于响应于所述第一输入信号和所述上拉节点,向所述下拉控制节点输出所述第一电源信号;所述第二下拉控制电路分别与所述下拉控制节点、所述控制信号端、所述上拉节点、所述第一电源端和下拉节点连接,所述第二下拉控制电路用于响应于所述下拉控制节点,向所述下拉节点输出所述控制信号,以及用于响应于所述上拉节点,向所述下拉节点输出所述第一电源信号;所述下拉电路分别与所述下拉节点、所述第一电源端、第二电源端、所述上拉节点、所述第一输出端和所述第二输出端连接,所述下拉电路用于响应于所述下拉节点,向所述上拉节点和所述第一输出端输出所述第一电源信号,以及向所述第二输出端输出来自所述第二电源端的第二电源信号。...

【技术特征摘要】
1.一种移位寄存器单元,其特征在于,所述移位寄存器单元包括:输入电路、输出电路、复位电路、第一下拉控制电路、第二下拉控制电路和下拉电路;所述输入电路分别与第一输入信号端和上拉节点连接,所述输入电路用于响应于来自所述第一输入信号端的第一输入信号,向所述上拉节点输出所述第一输入信号;所述输出电路分别与所述上拉节点、第一时钟信号端、第一输出端和第二输出端连接,所述输出电路用于响应于所述上拉节点,分别向所述第一输出端和所述第二输出端输出来自所述第一时钟信号端的第一时钟信号;所述复位电路分别与复位信号端、第一电源端和所述上拉节点连接,所述复位电路用于响应于来自所述复位信号端的复位信号,向所述上拉节点输出来自所述第一电源端的第一电源信号;所述第一下拉控制电路分别与控制信号端、所述上拉节点、所述第一电源端、所述第一输入信号端和下拉控制节点连接,所述第一下拉控制电路用于响应于来自所述控制信号端的控制信号,向所述下拉控制节点输出所述控制信号,以及用于响应于所述第一输入信号和所述上拉节点,向所述下拉控制节点输出所述第一电源信号;所述第二下拉控制电路分别与所述下拉控制节点、所述控制信号端、所述上拉节点、所述第一电源端和下拉节点连接,所述第二下拉控制电路用于响应于所述下拉控制节点,向所述下拉节点输出所述控制信号,以及用于响应于所述上拉节点,向所述下拉节点输出所述第一电源信号;所述下拉电路分别与所述下拉节点、所述第一电源端、第二电源端、所述上拉节点、所述第一输出端和所述第二输出端连接,所述下拉电路用于响应于所述下拉节点,向所述上拉节点和所述第一输出端输出所述第一电源信号,以及向所述第二输出端输出来自所述第二电源端的第二电源信号。2.根据权利要求1所述的移位寄存器单元,其特征在于,所述输入电路包括:第一输入晶体管;所述第一输入晶体管的栅极和第一极均与所述第一输入信号端连接,所述第一输入晶体管的第二极与所述上拉节点连接。3.根据权利要求2所述的移位寄存器单元,其特征在于,所述输入电路还与第二输入信号端连接;所述输入电路还包括:第一电容器或第二输入晶体管;所述第一电容器的一端与所述第二输入信号端连接,所述第一电容器的另一端与所述第一输入晶体管的栅极连接;所述第二输入晶体管的栅极和第一极均与所述第二输入信号端连接,所述第二输入晶体管的第二极与所述上拉节点连接。4.根据权利要求1所述的移位寄存器单元,其特征在于,所述移位寄存器单元包括:两个所述第一下拉控制电路、两个所述第二下拉控制电路、两个所述下拉电路、两个所述下拉控制节点和两个所述下拉节点;所述控制信号端包括:第三电源端和第四电源端,所述第三电源端输出的第三电源信号的电位与所述第四电源端输出的第四电源信号的电位互补;一个所述第一下拉控制电路分别与所述第三电源端、一个所述下拉控制节点、所述第一输入信号端、所述第一电源端和所述上拉节点连接,另一个所述第一下拉控制电路分别与所述第四电源端、另一个所述下拉控制节点、所述第一输入信号端、所述第一电源端和所述上拉节点连接;一个所述第二下拉控制电路分别与一个所述下拉控制节点、所述第三电源端、一个所述下拉节点、所述上拉节点和所述第一电源端连接,另一个所述第二下拉控制电路分别与另一个所述下拉控制节点、所述第四电源端、另一个所述下拉节点、所述上拉节点和所述第一电源端连接;一个所述下拉电路分别与一个所述下拉节点、所述第一电源端、所述第二电源端、所述上拉节点、所述第一输出端和所述第二输出端连接,另一个所述下拉电路分别与另一...

【专利技术属性】
技术研发人员:谢勇贤王慧李佑路乔玄玄
申请(专利权)人:合肥鑫晟光电科技有限公司京东方科技集团股份有限公司
类型:发明
国别省市:安徽,34

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1