一种信噪比可调的中频信号发生器制造技术

本实用新型专利技术提供了一种信噪比可调的中频信号发生器，包括FPGA芯片，所述FPGA芯片中配置时钟模块，所述时钟模块连接数字频率合成器；还包括M序列生成电路和M序列量化电路，所述M序列生成电路连接时钟模块，所述M序列生成电路的输出端连接M序列量化电路的输入端，所述连接M序列量化电路的输出端和数字频率合成器的输出端都连接混频器，所述混频器的输出端连接数模转换电路，通过数模转换电路输出中频信号。本实用新型专利技术所述的信噪比可调的中频信号发生器能够在很大频带内实现中频信号与白噪声的混频输出，同时可以精确控制输出信号的信噪比，为完成通信系统的功能测试提供有力支持。

【技术实现步骤摘要】
一种信噪比可调的中频信号发生器
本技术属于信号处理
，尤其是涉及一种信噪比可调的中频信号发生器。
技术介绍
在通信系统中，中频频率一般为数十或上百兆赫兹。研发过程中，经常需要测试系统在不同信噪比中频信号条件下的工作性能，从而模拟真实的工作状态。目前，价格较低的普通信号发生器一般不具有产生白噪声功能或者能产生噪声的带宽极窄。而具有类似功能的信号发生器往往价格过于昂贵，这使得通信系统研发遇到了极大的困难。
技术实现思路
有鉴于此，本技术旨在提出一种信噪比可调的中频信号发生器，以解决现有的中频信号发生器无法产生白噪声的情况。为达到上述目的，本技术的技术方案是这样实现的：一种信噪比可调的中频信号发生器，包括输入模块、控制模块、FPGA芯片、数模转换电路，所述输入模块的信号输出端连接控制模块的信号输入端；所述FPGA芯片中配置时钟模块、数字频率合成器、混频器，所述时钟模块连接数字频率合成器，所述FPGA芯片还包括M序列生成电路和M序列量化电路，所述M序列生成电路连接时钟模块，所述M序列生成电路的输出端连接M序列量化电路的输入端，所述连接M序列量化电路的输出端和数字频率合成器的输出端都连接混频器；所述混频器的输出端连接数模转换电路，通过数模转换电路输出中频信号。进一步的，所述控制模块采用AT89S52芯片，所述控制模块还连接显示模块。进一步的，所述显示模块为点阵字符液晶显示器，所述显示模块与AT89S52的数据传输采用8位并行传输或4位并行传输。进一步的，所述输入模块为行列式键盘，键盘共设有16个键，其中包括数字键、单位键及功能键，通过键盘对所需信噪比与信号的频率进行输入控制。进一步的，所述时钟模块包括输出频率为25MHz的晶振电路，所述晶振电路连接数字锁相环，通过数字锁相环实现100MHz的时钟信号输出。进一步的，所述FPGA芯片通过SPI接口连接数模转换电路；所述数模转换电路采用AD9117型DAC芯片。相对于现有技术，本技术所述的信噪比可调的中频信号发生器具有以下优势：本技术所述的信噪比可调的中频信号发生器以不同量化位数的伪随机序列为基础，通过单片机和FPGA实现各个功能；通过调整伪随机序列的量化位数来实现信噪比可调的中频信号发生器；该设计能够在很大频带内实现中频信号与白噪声的混频输出，同时可以控制输出信号的信噪比，为完成通信系统的功能测试提供有力支持；另外，本设计的成本较低，外围电路简单，便于维护和修改，实用性较强。附图说明构成本技术的一部分的附图用来提供对本技术的进一步理解，本技术的示意性实施例及其说明用于解释本技术，并不构成对本技术的不当限定。在附图中：图1为本技术实施例所述的信号发生器原理结构图；图2为本技术实施例所述的信噪比可调的中频信号发生器原理示意图；图3为本技术实施例所述的M序列生成电路原理图；图4为本技术实施例所述的控制模块与显示模块连接电路图；图5为本技术实施例所述的键盘电路图。具体实施方式需要说明的是，在不冲突的情况下，本技术中的实施例及实施例中的特征可以相互组合。在本技术的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。此外，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。在本技术的描述中，除非另有说明，“多个”的含义是两个或两个以上。在本技术的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以通过具体情况理解上述术语在本技术中的具体含义。下面将参考附图并结合实施例来详细说明本技术。由于真实的随机序列并不存在，实际工作中我们只能利用伪随机序列去近似随机序列。M序列是一种典型的伪随机序列。伪随机序列作为一种信号形式具有良好的随机性和接近于白噪声的相关函数，因此可以代替白噪声应用于需要随机信号的场合。设置序列初值为非零状态，利用n次本原多项式对此序列进行迭代运算，将序列最高位作为输出，即可得到循环周期为2n-1的伪随机序列。当n足够大时，该序列的长度足够长便可以近似为不重复的噪声随机序列。利用FPGA中的IP核实现中频频率的正弦信号，通过合理设置正弦信号与M序列的输出位数，将两个信号混频后输出给DAC芯片，即可获得信噪比可调的中频信号。如图1至图5所示，一种信噪比可调的中频信号发生器，包括输入模块、控制模块、FPGA芯片、数模转换电路，所述输入模块的信号输出端连接控制模块的信号输入端；所述FPGA芯片中配置时钟模块、数字频率合成器、混频器，所述时钟模块连接数字频率合成器，所述FPGA芯片还包括M序列生成电路和M序列量化电路，所述M序列生成电路连接时钟模块，所述M序列生成电路的输出端连接M序列量化电路的输入端，所述连接M序列量化电路的输出端和数字频率合成器的输出端都连接混频器；所述混频器的输出端连接数模转换电路，通过数模转换电路输出中频信号。如图4所示，控制模块采用AT89S52芯片。AT89S52是一种低功耗、高性能CMOS8位微控制器，其与51系列单片机可兼容，具有高性能、高可靠性及价格低的优点。控制芯片主要完成信号的显示与控制功能。信号的控制主要通过键盘输入来完成。通过键盘，可以设置信号发生器的信噪比与中频信号的发送频点，并通过显示模块进行显示。显模块分采用点阵字符液晶显示器，点阵字符液晶显示器是专门用于显示各种字符的显示器。显示屏与AT89S52的数据传输可采用8位并行传输或4位并行传输，可以显示两行32个点阵字符，故可以通过编程将信噪比和信号频点等汉字与数字显示出来。屏幕与控制芯片AT89S52的连接如图4所示。键盘电路如图5所示，采用标准的4x4键盘，输入模块为行列式键盘，键盘共设有16个键，其中包括数字键、单位键及功能键，通过键盘对所需信噪比与信号的频率进行输入控制。键盘的设计需满足键盘接口占用单片机的I/O口少，同时能够提供足够的键数，故采用行列式键盘。最后再通过液晶屏幕显示出来。时钟模块包括输出频率为25MHz的晶振电路，所述晶振电路连接数字锁相环，通过数字锁相环实现100MHz的时钟信号输出。键盘按键功能表如下：数模转换电路采用AD9117型DAC芯片。所述数模转换电路采用AD9117型DAC芯片。该芯片为14-bit精度的DAC芯片，最大转换速度可达125M/s,因此足够满足系统需求。由于DAC量化位数与信噪比的关系为6dB/bit，所以14-bit精度的DAC芯片可以满足的信噪比最大动态范围为8本文档来自技高网...

【技术保护点】
1.一种信噪比可调的中频信号发生器，其特征在于：包括输入模块、控制模块、FPGA芯片、数模转换电路，所述输入模块的信号输出端连接控制模块的信号输入端；所述FPGA芯片中配置时钟模块、数字频率合成器、混频器，所述时钟模块连接数字频率合成器，所述FPGA芯片还包括M序列生成电路和M序列量化电路，所述M序列生成电路连接时钟模块，所述M序列生成电路的输出端连接M序列量化电路的输入端，所述连接M序列量化电路的输出端和数字频率合成器的输出端都连接混频器；所述混频器的输出端连接数模转换电路，通过数模转换电路输出中频信号。

【技术特征摘要】
1.一种信噪比可调的中频信号发生器，其特征在于：包括输入模块、控制模块、FPGA芯片、数模转换电路，所述输入模块的信号输出端连接控制模块的信号输入端；所述FPGA芯片中配置时钟模块、数字频率合成器、混频器，所述时钟模块连接数字频率合成器，所述FPGA芯片还包括M序列生成电路和M序列量化电路，所述M序列生成电路连接时钟模块，所述M序列生成电路的输出端连接M序列量化电路的输入端，所述连接M序列量化电路的输出端和数字频率合成器的输出端都连接混频器；所述混频器的输出端连接数模转换电路，通过数模转换电路输出中频信号。2.根据权利要求1所述的信噪比可调的中频信号发生器，其特征在于：所述控制模块采用AT89S52芯片，所述控制模块还连接显示模块。3.根据权利要求2所述的信噪比...

【专利技术属性】
技术研发人员：张建军，李媛媛，董锐，颜凯，范玉进，徐文大，
申请(专利权)人：天津光电通信技术有限公司，
类型：新型
国别省市：天津,12