一种40G以太网的编码装置和方法制造方法及图纸

本发明专利技术提供了一种40G以太网编码装置和方法，其中，装置包括513B、1027B编码及1027B位宽变换模块；513B编码模块包括132bit编码子模块，将132bit编码输出至128bit数据排序子模块；128bit排序子模块，根据指示对接收数据排序输出至256bit数据排序子模块；256bit排序子模块，根据指示对接收数据排序输出至512bit数据排序子模块；512bit排序子模块，根据指示对接收数据排序输出至1027B编码模块；计数器子模块，对132bit计数发出排序指示以及标志位生成指示；标志位生成子模块，根据指示生成标志位，并发送至1027B编码模块，以实现513B和1027B编码。

【技术实现步骤摘要】
一种40G以太网的编码装置和方法
本专利技术涉及40G以太网技术，尤其涉及一种40G以太网的编码装置和方法。
技术介绍
随着光传输网(OTN，OpticalTransportNetwork)逐渐成为下一代骨干传送网，各种各样的客户业务开始要求封装在OTN中进行传送。以太网作为现今IP业务的主要载体，凭其简单高效，价格低等优势，近几年来取得了突飞猛进的发展，从千兆以太网发展到10G以太网，再到最近的40G和100G以太网。对于40G以太网到OTN的封装，由于速率的问题，不能直接将以太网PCS层数据映射到光通道有效载荷单元k(OpticalChannelPayloadUnit-k，OPUk)中。OPUk对应的速率如下：可以看出，OPU3速率为40.150519Gbit/s，而40G以太网PCS层速率为41.25Gbit/s，OPU3无法直接承载40G以太网的物理编码层(PCS)数据。由此G.709协议规定将PCS数据进行513B，1027B编码，编码后速率变为40.1171875Gbit/s，然后再根据相应的映射方式映射到OPU3中。而40G以太网的513B和1027B编码如何实现，是本领域技术人员一个研究的热点。
技术实现思路
本专利技术提供了一种40G以太网的编码方法和装置，以解决如何实现40G以太网的513B和1027B编码的技术问题。本专利技术提供了一种一种40G以太网的编码装置，所述装置包括依次连接的513B编码模块以及1027B编码模块以及1027B位宽变换模块，所述513B编码模块包括132bit数据编码子模块、128bit数据排序子模块、256bit数据排序子模块、512bit数据排序子模块、计数器data_cnt子模块以及标志位生成子模块；其中，所述132bit数据编码子模块，用于对组成132bit的2个66B按照G.709协议规定的编码方式进行编码，将所述132bit转换为128bit，输出至128bit数据排序子模块，其中，每个66B为数据块、控制块或对齐标记(AM)块；所述128bit数据排序子模块，用于根据所述计数器data_cnt子模块的指示，按照G.709协议规定的顺序对接收的所述128bit进行排序，并将经过排序的128bit输出至256bit数据排序子模块；所述256bit数据排序子模块，用于根据所述计数器data_cnt子模块的指示，按照G.709协议规定的顺序对接收的连续2个128bit数据排序成256bit数据，将所述256bit输出至512bit数据排序子模块；所述512bit数据排序子模块，用于根据所述计数器data_cnt子模块的指示，按照G.709协议规定的顺序对接收的连续2个256bit数据排序成512bit数据，将所述512bit数据以连续4个时钟，每个时钟传递128bit的方式输入至所述1027B编码模块；所述计数器data_cnt子模块，用于通过对输入513B编码模块的132bit进行计数；根据计数结果向所述128bit数据排序子模块、256bit数据排序子模块及512bit数据排序子模块发出排序指示；以及在接收到4个132bit后向标志位生成子模块发送指示；所述标志位生成子模块，用于接收到所述计数器data_cnt子模块的指示后，生成标志位，并将该标志位发送至所述1027B编码模块。进一步地，所述513B编码模块还包括计数器ctl_128cnt_1子模块和ctl_128cnt_2子模块以及计数器ctl_256cnt_1子模块和ctl_256cnt_2子模块，所述计数器ctl_128cnt_1子模块和ctl_128cnt_2子模块，用于分别统计所述128bit数据排序子模块发送至所述256bit数据排序子模块的连续2个128bit数据中控制块和AM块个数；所述256bit数据排序子模块，还用于根据所述计数器data_cnt子模块、ctl_128cnt_1子模块和ctl_128cnt_2子模块的统计值修改256bit数据中控制块或AM块的标识连续位(FC)值；所述计数器ctl_256cnt_1子模块和ctl_256cnt_2子模块，用于分别统计所述256bit数据排序子模块发送至所述512bit数据排序子模块的连续2个256bit数据中控制块和AM块个数；所述512bit数据排序子模块，还用于根据所述计数器data_cnt子模块、ctl_256cnt_1子模块和ctl_256cnt_2子模块的统计值修改512bit数据中控制块或AM块的FC值。进一步地，所述1027B编码模块包括同步头生成子模块、数据加扰子模块以及1027B输出子模块，其中，所述同步头生成子模块，用于根据接收的连续两个来自513B编码模块的标志位产生3bit同步头；以及将该同步头与1027B输出子模块输出的第一个128bit数据同步发送至所述1027B位宽变换模块；所述数据加扰子模块，用于对来自513B编码模块的128bit进行加扰后发送至所述1027B输出子模块；所述1027B输出子模块，用于将加扰后的数据暂存n个有效时钟后再连续n个时钟输出至1027B位宽变换模块，根据暂存的每个1027B块后的连续输出缺口决定n；当暂存后输出缺口一直为连续8个有效，后续缺口无效，则n取8；当暂存后输出缺口连续8个有效，后续缺口仍有效，则n取4。进一步地，当所述n取8时，所述1027B位宽变换模块包括：数据拼接子模块、计数器data_cnt_128b子模块、计数器data_cnt_1027b子模块、数据位置生成子模块以及数据输出子模块，其中，所述计数器data_cnt_1027b子模块，用于根据来自1027B输出子模块的同步头统计接收到的1027B的个数；所述计数器data_cnt_128b子模块，用于根据来自1027B输出子模块的同步头统计接收到的128bit的个数；所述数据位置生成子模块，用于根据计数器data_cnt_1027b子模块的统计值生成1027B位宽变换模块输出数据的位置；所述数据拼接子模块，用于将来自1027B编码模块的128bit数据缓存一个有效时钟后和后续有效时钟接收到的128bit、以及来自1027B编码模块同步头进行拼接，将拼接后的数据输出至所述数据输出子模块；数据输出子模块，用于根据数据位置生成子模块生成的位置信息、计数器data_cnt_128b子模块的统计值以及计数器data_cnt_1027b子模块的统计值，将来自数据拼接子模块的数据安排在各个有效时钟中以128bit位宽输出；以及当计数器data_cnt_128b子模块的统计值为9，计数器data_cnt_1027b子模块的统计值为43、86或128时，多输出一个数据，并将无效缺口变成有效缺口。进一步地，当所述n取为4时，所述1027B位宽变换模块包括：数据拼接子模块、计数器data_cnt_1027b子模块、数据位置生成子模块、数据缓存寄存器子模块、数据输出子模块以及输出数据选择子模块，其中，计数器data_cnt_1027b子模块，用于根据来自1027B输出子模块的同步头统计接收到的1027B的个数；数据位置生成子模块，用于根据计数器data_cnt_1027b子模块的统计值生成1027B位宽变换模块输出数据的位本文档来自技高网...

【技术保护点】
1.一种40G以太网的编码装置，所述装置包括依次连接的513B编码模块、1027B编码模块以及1027B位宽变换模块，其特征在于，所述1027B编码模块，用于将来自所述513B编码模块的连续2个513B变换为1027B输出至所述1027B位宽转换模块，其中1027B包括1024bit数据和3比特同步头；所述1027B位宽变换模块，用于将来自所述1027B编码模块的1027B的多个数据衔接在一起，以128bit依次在各个有效时钟中输出；所述513B编码模块包括132bit数据编码子模块、128bit数据排序子模块、256bit数据排序子模块、512bit数据排序子模块、计数器data_cnt子模块以及标志位生成子模块；所述132bit数据编码子模块，用于对组成132bit的2个66B按照G.709协议规定的编码方式进行编码，将所述132bit转换为128bit，输出至128bit数据排序子模块，其中，每个66B为数据块、控制块或对齐标记AM块；所述128bit数据排序子模块，用于根据所述计数器data_cnt子模块的指示，按照G.709协议规定的顺序对接收的所述128bit进行排序，并将经过排序的128bit输出至256bit数据排序子模块；所述256bit数据排序子模块，用于根据所述计数器data_cnt子模块的指示，按照G.709协议规定的顺序对接收的连续2个128bit数据排序成256bit数据，将所述256bit输出至512bit数据排序子模块；所述512bit数据排序子模块，用于根据所述计数器data_cnt子模块的指示，按照G.709协议规定的顺序对接收的连续2个256bit数据排序成512bit数据，将所述512bit数据以连续4个时钟，每个时钟传递128bit的方式输入至所述1027B编码模块；所述计数器data_cnt子模块，用于通过对输入513B编码模块的132bit进行计数；根据计数结果向所述128bit数据排序子模块、256bit数据排序子模块及512bit数据排序子模块发出排序指示；以及在接收到4个132bit后向标志位生成子模块发送指示；所述标志位生成子模块，用于接收到所述计数器data_cnt子模块的指示后，生成标志位，并将该标志位发送至所述1027B编码模块。...

【技术特征摘要】
1.一种40G以太网的编码装置，所述装置包括依次连接的513B编码模块、1027B编码模块以及1027B位宽变换模块，其特征在于，所述1027B编码模块，用于将来自所述513B编码模块的连续2个513B变换为1027B输出至所述1027B位宽转换模块，其中1027B包括1024bit数据和3比特同步头；所述1027B位宽变换模块，用于将来自所述1027B编码模块的1027B的多个数据衔接在一起，以128bit依次在各个有效时钟中输出；所述513B编码模块包括132bit数据编码子模块、128bit数据排序子模块、256bit数据排序子模块、512bit数据排序子模块、计数器data_cnt子模块以及标志位生成子模块；所述132bit数据编码子模块，用于对组成132bit的2个66B按照G.709协议规定的编码方式进行编码，将所述132bit转换为128bit，输出至128bit数据排序子模块，其中，每个66B为数据块、控制块或对齐标记AM块；所述128bit数据排序子模块，用于根据所述计数器data_cnt子模块的指示，按照G.709协议规定的顺序对接收的所述128bit进行排序，并将经过排序的128bit输出至256bit数据排序子模块；所述256bit数据排序子模块，用于根据所述计数器data_cnt子模块的指示，按照G.709协议规定的顺序对接收的连续2个128bit数据排序成256bit数据，将所述256bit输出至512bit数据排序子模块；所述512bit数据排序子模块，用于根据所述计数器data_cnt子模块的指示，按照G.709协议规定的顺序对接收的连续2个256bit数据排序成512bit数据，将所述512bit数据以连续4个时钟，每个时钟传递128bit的方式输入至所述1027B编码模块；所述计数器data_cnt子模块，用于通过对输入513B编码模块的132bit进行计数；根据计数结果向所述128bit数据排序子模块、256bit数据排序子模块及512bit数据排序子模块发出排序指示；以及在接收到4个132bit后向标志位生成子模块发送指示；所述标志位生成子模块，用于接收到所述计数器data_cnt子模块的指示后，生成标志位，并将该标志位发送至所述1027B编码模块。2.如权利要求1所述的装置，其特征在于，所述513B编码模块还包括计数器ctl_128cnt_1子模块和ctl_128cnt_2子模块以及计数器ctl_256cnt_1子模块和ctl_256cnt_2子模块，所述计数器ctl_128cnt_1子模块和ctl_128cnt_2子模块，用于分别统计所述128bit数据排序子模块发送至所述256bit数据排序子模块的连续2个128bit数据中控制块和AM块个数；所述256bit数据排序子模块，还用于根据所述计数器data_cnt子模块、ctl_128cnt_1子模块和ctl_128cnt_2子模块的统计值修改256bit数据中控制块或AM块的标识连续位FC值；所述计数器ctl_256cnt_1子模块和ctl_256cnt_2子模块，用于分别统计所述256bit数据排序子模块发送至所述512bit数据排序子模块的连续2个256bit数据中控制块和AM块个数；所述512bit数据排序子模块，还用于根据所述计数器data_cnt子模块、ctl_256cnt_1子模块和ctl_256cnt_2子模块的统计值修改512bit数据中控制块或AM块的FC值。3.如权利要求1所述的装置，其特征在于，所述1027B编码模块包括同步头生成子模块、数据加扰子模块以及1027B输出子模块，其中，所述同步头生成子模块，用于根据接收的连续两个来自513B编码模块的标志位产生3bit同步头；以及将该同步头与1027B输出子模块输出的第一个128bit数据同步发送至所述1027B位宽变换模块；所述数据加扰子模块，用于对来自513B编码模块的128bit进行加扰后发送至所述1027B输出子模块；所述1027B输出子模块，用于将加扰后的数据暂存n个有效时钟后再连续n个时钟输出至1027B位宽变换模块，根据暂存的每个1027B块后的连续输出缺口决定n；当暂存后输出缺口一直为连续8个有效，后续缺口无效，则n取8；当暂存后输出缺口连续8个有效，后续缺口仍有效，则n取4。4.如权利要求3所述的装置，其特征在于，当所述n取8时，所述1027B位宽变换模块进一步包括：数据拼接子模块、计数器data_cnt_128b子模块、计数器data_cnt_1027b子模块、数据位置生成子模块以及数据输出子模块，其中，所述计数器data_cnt_1027b子模块，用于根据来自1027B输出子模块的同步头统计接收到的1027B的个数；所述计数器data_cnt_128b子模块，用于根据来自1027B输出子模块的同步头统计接收到的128bit的个数；所述数据位置生成子模块，用于根据计数器data_cnt_1027b子模块的统计值生成1027B位宽变换模块输出数据的位置；所述数据拼接子模块，用于将来自1027B编码模块的128bit数据缓存一个有效时钟后和后续有效时钟接收到的128bit、以及来自1027B编码模块同步头进行拼接，将拼接后的数据输出至所述数据输出子模块；数据输出子模块，用于根据数据位置生成子模块生成的位置信息、计数器data_cnt_128b子模块的统计值以及计数器data_cnt_1027b子模块的统计值，将来自数据拼接子模块的数据安排在各个有效时钟中以128bit位宽输出；以及当计数器data_cnt_128b子模块的统计值为9，且计数器data_cnt_1027b子模块的统计值为43、86或128时，多输出一个数据，并将无效缺口变成有效缺口。5.如权利要求3所述的装置，其特征在于，当所述n取为4时，所述1027B位宽变换模块进一步包括：数据拼接子模块、计数器data_cnt_1027b子模块、数据位置生成子模块、数据缓存寄存器子模块、数据输出子模块以及输出数据选择子模块，其中，计数器data_cnt_1027b子模块，用于根据来自1027B输出子模块的同步头统计接收到的1027B的个数；数据位置生成子模块，用于根据计数器data_cnt_1027b子模块的统计值生成1027B位宽变换模块输出数据的位置；所述数据拼接子模块，用于将来自1027B编码模块的128bit数据缓存一个有效时钟后和后续有效时钟接收到的128bit、以及来自1027B编码模块同步头进行拼接，将拼接后的数据输出至所述数据输出子模块和数据缓存寄存器子模块；所述数据输出子模块，用于根据数据位置生成子模块生成的位置信息、以及计数器data_cnt_1027b子模块的统计值将来自数据拼接子模块的数据安排在各个有效时钟中以128bit位宽输出至输出数据选择子模块；数据缓存寄存器子模块，用于在1027B的同步头有效和所述计数器data_cnt_1027b子模块的统计值为43、86或128时，从数据拼接子模块获取拼接后的数据；在1027B的同步头无效或...

【专利技术属性】
技术研发人员：刘庆葵，许鹏程，
申请(专利权)人：中兴通讯股份有限公司，深圳市中兴微电子技术有限公司，
类型：发明
国别省市：广东,44