一种千兆航空全双工交换式以太网的端系统技术方案

本发明专利技术涉及一种千兆航空全双工交换式以太网的端系统，本发明专利技术带宽提高了10倍，更容易满足系统需求。同时，本发明专利技术创新性的提出了在FPGA的片内处理器上运行Vxworks操作系统实现千兆AFDX应用层的方法，可以直接在FPGA片内CPU硬核上运行操作系统及应用软件，节省了独立CPU及外围电路，在单颗FPGA芯片上实现了千兆AFDX端系统的应用层、运输层、网络层、链路层协议，极大的节省了功耗、成本、面积，简化了系统设计，提高了系统的可靠性，在航空电子领域具有广阔的应用前景。

【技术实现步骤摘要】
一种千兆航空全双工交换式以太网的端系统
航空全双工交换式以太网AFDX(AvionicFull-DuplexSwitchedEthernet,ARINC664)是在航电系统中用于信息传输的确定性飞机数据网路总线。航空全双工交换式以太网目前在飞机的航电系统中广泛使用。本专利技术针对传统AFDX带宽最大100Mbps的特点，创新性地给出了一种千兆AFDX端系统的设计方法，扩展了总线带宽至1000Mbps，大大增加了总线带宽，以适应机载航空电子系统的未来高速总线网络需求。同时，本专利技术创新性的提出了在单颗FPGA芯片中同时运行AFDX端系统传输层、网络层、链路层功能以及Vxworks实时操作系统和应用层协议的设计方法，不同于传统设计将Vxworks操作系统和上层应用程序运行在独立CPU中的方法。本专利技术通过FPGA实现ARINC664协议的应用层、传输层、网络层、链路层协议，简化了电路设计，相当于节省了一个独立CPU以及外围电路，减少了交联关系，极大的节省了功耗、成本、面积，大大简化了系统设计，提高了系统设计的可靠性，在航空电子领域具有广阔的应用前景。
技术介绍
千兆AFDX端系统的核心是一个FPGA，它可以支持两路千兆AFDX网络接口。根据ARINC664协议的要求，AFDX端系统实现了应用层、传输层、网络层、链路层、物理层协议。物理层采用专用以太网物理层协议芯片实现。链路层主要实现满足协议要求的数据帧的发送、接收功能，以及虚拟链路管理、完整性检查、冗余管理等诸多功能。网络层提供无连接的数据报传输机制，对数据进行“尽力传递”，即只管将分组传往宿主机，无论传输正确与否，不做验证，不发送确认，也不保证分组的正确顺序。网络协议主要完成数据报封装、数据报分片、片的重组、分片控制等功能。运输层协议实现用户数据报文协议，它建立在网络层协议之上，提供无连接的数据报传输。运输层负责提供与宿主机系统的接口。应用层协议实现上层协议，如FTP、SNMP等协议，通过应用软件实现。传统AFDX网络的应用程序运行在独立CPU上，独立CPU实现应用层协议，并通过PCI/PCIE等总线，与其他ARINC664的协议芯片接口。
技术实现思路
专利技术目的传统AFDX网络的带宽最高100Mbps，随着航空电子技术的发展，百兆带宽越来越难以满足系统带宽需求，所以本专利技术根据用户使用情况，结合分析现有百兆AFDX端系统设计，在ARINC664协议基础上扩展了带宽，将带宽增加至1000Mbps，带宽提高了10倍，更好的满足系统带宽需求。本专利技术根据用户使用情况，结合分析现有AFDX端系统设计，将应用层协议集成到FPGA中，并在FPGA内部的CPU处理器上运行机载航空电子广泛使用的Vxworks操作系统，在操作系统上运行应用软件，实现应用层协议，无需独立CPU，从而简化了交联关系，将两块甚至更多芯片的功能集成到单颗FPGA芯片中，单颗FPGA实现了AFDX的应用层、运输层、网络层、链接层协议。该设计方法极大的节省了功耗，节约了设计成本，节省了板卡面积，降低了系统设计难度，提高了航空电子分系统的可靠性。技术方案本专利技术提供了一种千兆航空全双工交换式以太网的端系统，端系统包括FPGA芯片、高速存储器芯片、两个千兆以太网物理层PHY芯片、航空电子分系统接口、时钟产生电路以及电源模块；FPGA内部的CPU处理器上运行机载航空电子操作系统，在操作系统上运行航电应用软件，实现千兆航空全双工交换式以太网的应用层协议；FPGA通过内部可编程逻辑实现运输层、网络层和链接层协议；两个千兆以太网物理层PHY芯片负责实现千兆航空全双工交换式以太网的物理层协议，每个PHY芯片的一端通过SGMII接口与FPGA芯片连接，每个PHY芯片的另一端作为外部网络通信接口；高速存储器负责通过数据总线与FPGA进行数据交互，实现高速数据缓冲区功能；时钟产生电路用于给整个端系统提供时钟；电源模块负责给FPGA、PHY芯片、高速存储器芯片提供稳定的电压，使整个端系统稳定工作；FPGA还连接有航空电子分系统接口，用于与航空电子分系统进行数据交互。设计以FPGA为核心。FPGA完成了AFDX的应用层、传输层、网络层、链路层协议。技术效果发送时，端系统接收从其他航空电子分系统传输的数据，通过运行在FPGA内嵌CPU的操作系统上的应用程序实现应用层协议，FPGA同时实现了传输层、网络层、链路层协议，完成数据包的各层协议头填加，数据包的分片，数据帧的成帧，虚拟链路管理等诸多功能，通过片外以太网PHY芯片，实现端系统的物理层协议，完成帧的发送。接收时，FPGA处理来自PHY芯片的数据帧，完成链路层的冗余管理、完整性检查，完成数据包的组包，完成错误帧的过滤、各层协议头的解析等功能，并通过其他接口，完成和其他航空电子分系统的数据交互。具体实施方式本专利技术提供了一种千兆航空全双工交换式以太网的端系统，端系统包括FPGA芯片、高速存储器芯片、两个千兆以太网物理层PHY芯片、航空电子分系统接口、时钟产生电路以及电源模块；FPGA内部的CPU处理器上运行机载航空电子操作系统，在操作系统上运行航电应用软件，实现千兆航空全双工交换式以太网的应用层协议；FPGA通过内部可编程逻辑实现运输层、网络层和链接层协议；两个千兆以太网物理层PHY芯片负责实现千兆航空全双工交换式以太网的物理层协议，每个PHY芯片的一端通过SGMII接口与FPGA芯片连接，每个PHY芯片的另一端作为外部网络通信接口；高速存储器负责通过数据总线与FPGA进行数据交互，实现高速数据缓冲区功能；时钟产生电路用于给整个端系统提供时钟；电源模块负责给FPGA、PHY芯片、高速存储器芯片提供稳定的电压，使整个端系统稳定工作；FPGA还连接有航空电子分系统接口，用于与航空电子分系统进行数据交互。本文档来自技高网...

【技术保护点】
1.一种千兆航空全双工交换式以太网的端系统，端系统包括FPGA芯片、高速存储器芯片、两个千兆以太网物理层PHY芯片、航空电子分系统接口、时钟产生电路以及电源模块；FPGA内部的CPU处理器上运行机载航空电子操作系统，在操作系统上运行航电应用软件，实现千兆航空全双工交换式以太网的应用层协议；FPGA通过内部可编程逻辑实现运输层、网络层和链接层协议；两个千兆以太网物理层PHY芯片负责实现千兆航空全双工交换式以太网的物理层协议，每个PHY芯片的一端通过SGMII接口与FPGA芯片连接，每个PHY芯片的另一端作为外部网络通信接口；高速存储器负责通过数据总线与FPGA进行数据交互，实现高速数据缓冲区功能；时钟产生电路用于给整个端系统提供时钟；电源模块负责给FPGA、PHY芯片、高速存储器芯片提供稳定的电压，使整个端系统稳定工作；FPGA还连接有航空电子分系统接口，用于与航空电子分系统进行数据交互。

【技术特征摘要】
1.一种千兆航空全双工交换式以太网的端系统，端系统包括FPGA芯片、高速存储器芯片、两个千兆以太网物理层PHY芯片、航空电子分系统接口、时钟产生电路以及电源模块；FPGA内部的CPU处理器上运行机载航空电子操作系统，在操作系统上运行航电应用软件，实现千兆航空全双工交换式以太网的应用层协议；FPGA通过内部可编程逻辑实现运输层、网络层和链接层协议；两个千兆以太网物理层PHY芯片负责实现千兆航空全双...

【专利技术属性】
技术研发人员：谭永亮，罗泽雄，
申请(专利权)人：中国航空无线电电子研究所，
类型：发明
国别省市：上海,31