用于COT模式降压变换器的定时器制造技术

本发明专利技术公开了一种用于COT模式降压转换器的定时器，主要解决现有技术中开关频率不稳定、电路结构复杂及需要输出电压引脚的问题。其包括：充放电单元(1)，滤波分压单元(2)和比较输出单元(3)，该充放电单元将开关点电压转换为与之成比例的电流，并将此电流转换为电容两端电压，输入到比较输出单元的一个输入端；该滤波分压单元将开关点电压进行滤波和分压，产生与输出电压成比例的电压输入到比较输出单元的另一个输入端；该比较输出单元将充放电单元和滤波分压单元产生的电压进行比较，产生定时器电路的输出。本发明专利技术结构简单，占用面积小，提高了开关频率的稳定性，不需输出电压引脚，可用于恒定导通时间模式的降压变换器中。

【技术实现步骤摘要】
用于COT模式降压变换器的定时器
本专利技术涉及电子电路
，具体的涉及一种定时器电路，可用于恒定导通时间COT模式降压变换器中。
技术介绍
开关电源是通过IC控制电路来控制功率管的导通和关断，从而稳定输出电压的一种设备。最常见的开关电源为DC-DC变换器，它包括降压型、升压型以及降压-升压型三种基本架构。其调制方式包括脉宽调制方式PWM、脉冲频率调制方式PFM以及跨周期调制方式PSM，控制方式主要有电压模式与电流模式。目前，DC-DC变换器的瞬态响应快慢已经成为人们日益关注的焦点，COT模式因具有较快的响应速度而被广泛应用。如图1所示，COT控制模式降压变换器的系统可分为两个部分：调制模块与反馈网络。其中，调制模块包括：逻辑与驱动电路，开关管，LC滤波电路，环路比较器与定时器电路。反馈网络包括电阻Ra和Rb。反馈网络产生反馈电压VFB，输入到环路比较器中，与基准电压VREF作比较，比较器的结果控制定时器电路的开断，从而控制逻辑与驱动电路，进而控制上下管的导通来调节输出电压VOUT。由伏秒平衡定律：(VIN-VOUT-IORD1)X＝(1-X)(VOUT+IORD2)<1>可得到占空比X的表达式：因此，降压转换器的频率公式为：其中，TON为定时器电路产生的导通时间，X为占空比，VOUT为输出电压，VIN为输入电压，IO为负载电流，RD1和RD2分别为主开关管和同步管的导通电阻。上述这种传统COT模式的定时器电路，其所产生的导通时间TON是定值，且开关频率随输入电压、输出电压以及负载电流变化，从而导致电磁兼容问题比较严重。专利
技术实现思路
本专利技术的目的在于针对传统COT模式的缺点及现有架构的不足，提出一种用于COT模式降压变换器的定时器，以简化电路结构、稳定开关频率、减少芯片引脚。为实现上述目的，本专利技术用于COT模式降压变换器的定时器电路，包括：包括充放电单元1和比较输出单元3，其特征在于：还包括滤波分压单元2；所述充放电单元1，其输入端连接开关点SW以及使能信号EN，用于将开关点SW的电压转换为与该点电压成比例的电流，当使能信号EN工作时，将此电流转换为电容两端电压，输入到比较输出单元3的一个输入端；所述滤波分压单元2，用于将开关点SW的电压进行滤波和分压，产生与输出电压成比例的电压值KVOUT，输入到比较输出单元3的另一个输入端；所述比较输出单元3，用于将充放电单元1和滤波分压单元2产生的电压进行比较，从而产生定时器电路的输出结果。进一步，所述充放电单元1包括NMOS管MN1、三个PMOS管MP0、MP1、MP2、两个三极管Q1、Q2、二极管D、充电电容C及外围电阻R0、R1、R2、R3；其中：NMOS管MN1的漏极与充电电容C的正极相连，其源极与充电电容C的负极相连，其栅极与使能信号EN相连；第一PMOS管MP0的源极接电源VCC，其漏极与第一三极管Q1的发射极相连，其栅极与外部给出的基准电压BIAS相连；第二PMOS管MP1的源极接电源VCC，其栅极与漏极相连，并与第三PMOS管MP2的栅极相连，其漏极与第二三极管Q2的集电极相连；第三PMOS管MP2的源极与电源VCC相连，其漏极通过第二电阻R1的一端相连；第一三极管Q1的集电极接地VSS，其基极分别第二电阻R1的另一端、充电电容C的正极、第四电阻R3的一端以及二极管D的正极相连；第四电阻R3的另一端接开关点SW；二极管D的负极通过第三电阻R2与电源VCC相连；第二三极管Q2的基极与第一三极管Q1的发射极相连，其发射极通过第一电阻R0接地VSS。进一步，所述滤波分压单元2包括四个电阻R4、R5、R6、R7，两个滤波电容C1、C2；开关点SW依次通过第五电阻R4、第六电阻R5、第八电阻R7与比较器CMP的正向输入端连接；第五电阻R4和第六电阻R5的连接点通过第一滤波电容C1接地VSS；第六电阻R5和第八电阻R7的连接点通过第七电阻R6接地VSS；第八电阻R7与比较输出单元3输入端的连接点通过第二滤波电容C2连接到地VSS。进一步，所述比较输出单元3由比较器CMP构成；该比较器的正向输入端与滤波分压单元2的输出电压KVOUT相连，其反相输入端与充电电容C的正极相连，其输出端输出定时器电路的输出电压TON。本专利技术具有波如下优点：本专利技术由于采用了滤分压单元2，对开关点SW的电压进行滤波分压，产生与输出电压成正比的电压KVOUT，可适用于没有VOUT引脚的芯片；本专利技术由于充放电单元1由三极管及电阻电容组成，无需运算放大器，所以结构简单，占用面积小，且有效地避免了晶体管基极电流的影响；本专利技术由于采样开关点SW的电压，相比于传统结构采样输入电压VIN，可产生一个与输入电压、输出电压以及负载电流有关的导通时间，提高了开关频率的稳定性。附图说明图1为现有COT模式降压转换器的系统架构图；图2为本专利技术的结构框图；图3为本专利技术的电路原理图。具体实施方式以下参照说明书附图对本专利技术的实施方式作进一步的说明。本专利技术是对COT控制模式降压变换器系统的定时器电路进行改进。参考图2，本专利技术提供的定时器电路，包括充放电单元1，滤波分压单元2和比较输出单元3，该充放电单元1的输入端接开关点SW以及使能信号EN，输出端与比较输出单元3相连，用于将开关点SW的电压转换为与之成比例的电流I，再将此电流转化为电容两端电压。使能信号EN控制电容开始充电的时间，即TON开始的时间；该滤波分压单元2的输入端接开关点SW，用于将开关点SW的电压进行滤波及分压，产生与输出电压成比例的电压KVOUT，输出到比较输出单元3中；该比较输出单元3将充放电单元1产生的电容电压VC和滤波分压单元2产生的电压KVOUT进行比较，从而产生定时器电路的输出结果TON。参考图3，本专利技术定时器电路中的各单元的结构如下：所述充放电单元1，包括NMOS管MN1、三个PMOS管MP0、MP1、MP2、两个三极管Q1、Q2、二极管D、充电电容C及外围电阻R0、R1、R2、R3；其中：NMOS管MN1的漏极与充电电容C的正极相连，其源极与充电电容C的负极相连，其栅极与使能信号EN相连；第一PMOS管MP0的源极接电源VCC，其漏极与第一三极管Q1的发射极相连，其栅极与外部给出的基准电压BIAS相连；第二PMOS管MP1的源极接电源VCC，其栅极与漏极相连，并与第三PMOS管MP2的栅极相连，其漏极与第二三极管Q2的集电极相连；第三PMOS管MP2的源极与电源VCC相连，其漏极通过第二电阻R1的一端相连；第一三极管Q1的集电极接地VSS，其基极分别第二电阻R1的另一端、充电电容C的正极、第四电阻R3的一端以及二极管D的正极相连；第四电阻R3的另一端接开关点SW；二极管D的负极通过第三电阻R2与电源VCC相连；第二三极管Q2的基极与第一三极管Q1的发射极相连，其发射极通过第一电阻R0接地VSS。该第三电阻R2和二极管D起保护作用，保证第一三极管Q1的基极电压不会超过VCC+VD，VD为二极管D的导通压降。其中：第二PMOS管MP1与第三PMOS管MP2组成1:1电流镜结构,第二电阻R1上的电流I1为：I1＝I0＝IR0-Ib2<4>式中，I0为第二三极管Q2的集电极电流，本文档来自技高网...

【技术保护点】
1.一种用于COT模式降压转换器的定时器，包括充放电单元(1)和比较输出单元(3)，其特征在于：还包括滤波分压单元(2)；所述充放电单元(1)，其输入端连接开关点SW以及使能信号EN，用于将开关点SW的电压转换为与该点电压成比例的电流，当使能信号EN工作时，将此电流转换为电容两端电压，输入到比较输出单元(3)的一个输入端；所述滤波分压单元(2)，用于将开关点SW的电压进行滤波和分压，产生与输出电压成比例的电压值KVOUT，输入到比较输出单元(3)的另一个输入端；所述比较输出单元(3)，用于将充放电单元(1)和滤波分压单元(2)产生的电压进行比较，从而产生定时器电路的输出结果。

【技术特征摘要】
1.一种用于COT模式降压转换器的定时器，包括充放电单元(1)和比较输出单元(3)，其特征在于：还包括滤波分压单元(2)；所述充放电单元(1)，其输入端连接开关点SW以及使能信号EN，用于将开关点SW的电压转换为与该点电压成比例的电流，当使能信号EN工作时，将此电流转换为电容两端电压，输入到比较输出单元(3)的一个输入端；所述滤波分压单元(2)，用于将开关点SW的电压进行滤波和分压，产生与输出电压成比例的电压值KVOUT，输入到比较输出单元(3)的另一个输入端；所述比较输出单元(3)，用于将充放电单元(1)和滤波分压单元(2)产生的电压进行比较，从而产生定时器电路的输出结果。2.根据权利要求1所述的定时器，其特征在于：所述充放电单元(1)包括NMOS管MN1、三个PMOS管MP0、MP1、MP2、两个三极管Q1、Q2、二极管D、充电电容C及外围电阻R0、R1、R2、R3；其中：NMOS管MN1的漏极与充电电容C的正极相连，其源极与充电电容C的负极相连，其栅极与使能信号EN相连；第一PMOS管MP0的源极接电源VCC，其漏极与第一三极管Q1的发射极相连，其栅极与外部给出的基准电压BIAS相连；第二PMOS管MP1的源极接电源VCC，其栅极与漏极相连，并与第三PMO...

【专利技术属性】
技术研发人员：袁冰，刘梦雪，杨永存，项婷婷，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西,61