制造鳍式场效晶体管的方法及半导体装置制造方法及图纸

一种制造鳍式场效晶体管的方法及半导体装置。制造鳍式场效晶体管的方法包含在基板上形成鳍式结构，形成包覆鳍式结构的虚设栅极结构，在鳍式结构上方沉积层间介电(ILD)层，移除虚设栅极结构以暴露鳍式结构的一部分，及对鳍式结构的此部分执行蚀刻制程以减小鳍式结构的此部分的宽度。

【技术实现步骤摘要】
制造鳍式场效晶体管的方法及半导体装置
本专利技术实施例是有关一种半导体装置；特别是关于一种具有减小宽度的鳍式场效晶体管；及关于一种具有减小宽度的鳍式场效晶体管的制备方法。
技术介绍
在半导体集成电路(integratedcircuit；IC)工业中，半导体集成电路材料及设计的技术进步已经产生了数代半导体集成电路，其中每一代都具有比上一代更小且更复杂的电路。在半导体集成电路发展的过程中，随着几何尺寸(即，使用制造制程可制造的最小元件(或线路))减小，功能密度(即，单位晶片面积的互连装置的数目)普遍地增加。这种缩小过程通常通过提高生产效率及降低额外成本而提供益处。这种缩小过程亦增大了半导体集成电路处理及制造的复杂性。鳍式场效晶体管(FinFieldEffectTransistor，FinFET)为可被制造的一类半导体装置。在鳍式场效晶体管中，鳍片形状半导体结构形成于基板上。随后，形成包覆此鳍式结构的栅极装置。另外，在邻近于栅极结构的鳍式结构内，接着形成诸如源极/漏极区的主动区域。栅极装置及邻近的源极/漏极区因而形成具有通道的晶体管，此通道延伸穿过在此栅极下的鳍式结构。理想的鳍式结构具有充足的机械强度以及良好的载流子迁移率的特性。
技术实现思路
根据本揭露内容的多个实施方式，是提供一种制造鳍式场效晶体管的方法，方法包含在基板上形成鳍式结构。形成包覆鳍式结构的虚设栅极结构。量测鳍式结构的宽度。在鳍式结构上方沉积层间介电(ILD)层。移除虚设栅极结构。对于确定宽度超过预定阈值宽度值做出反应，而对鳍式结构的暴露部分执行蚀刻制程，以减小鳍式结构的暴露部分的宽度。根据本揭露内容的多个实施方式，是提供一种制造鳍式场效晶体管的方法，方法包含在基板上形成鳍式结构。形成包覆鳍式结构的虚设栅极结构。在鳍式结构上方沉积层间介电(ILD)层。移除虚设栅极结构以暴露鳍式结构的部分。以及对鳍式结构的部分执行移除制程以减小鳍式结构的部分的宽度。根据本揭露内容的多个实施方式，是提供一种半导体装置，包含基板，设置在基板上的鳍式结构，鳍式结构具有第一宽度。半导体装置还包含栅极结构，包覆鳍式结构。在栅极结构的第一边缘与栅极结构的第二边缘之间的鳍式结构的一部分具有小于第一宽度的第二宽度。为使本揭露内容的上述及其他目的、特征和优点更明显易懂，下文特举出较佳实施例，并配合所附附图详细说明如下。附图说明当结合附图阅读时，从以下详细描述中可以更好地理解本揭露的各个方面。应注意，依据工业中的标凖实务，多个特征并未按比例绘制。实际上，多个特征的尺寸可任意增大或缩小，以便使论述明晰。图1A、图1B、图1C、图1D、图1E及图1F为用于形成具有减小宽度的鳍式场效晶体管装置的说明性制程的示意图，是根据本揭露内容所述原理的一实例；图2为具有减小宽度的鳍式场效晶体管装置的各特征的示意图，是根据本揭露内容所述原理的一实例；图3为用于形成具有减小宽度的鳍式场效晶体管装置的流程图，是根据本揭露内容所述原理的一实例；图4为鳍片宽度分布示意图，是根据本揭露内容所述原理的一实例；图5A及图5B为包括氧化制程的鳍片修整制程的示意图，是根据本揭露内容所述原理的一实例；图6A及图6B为多个鳍式结构的俯视示意图，是根据本揭露内容所述原理的一实例；图7A、图7B、图7C及图7D为图6A及图6B中的装置的剖面示意图，是根据本揭露内容所述原理的一实例；图8为具有修整的鳍片宽度的装置的俯视示意图，是根据本揭露内容所述原理的一实例。具体实施方式以下揭示案提供许多不同实施例或实例以用于实现所提供标的物的不同的特征。下文描述组件及排列的特定实例以简化本揭露。当然，这些仅仅为实例，并不旨在限制本揭露。举例而言，在随后描述中的在第二特征上方或在第二特征上形成第一特征可包括形成直接接触的第一特征和第二特征的实施例，还可以包括在第一特征及第二特征之间形成额外特征，从而使第一特征和第二特征不直接接触的实施例。另外，本揭露在各实例中可重复元件符号及/或字母。此重复是出于简化及清楚的目的，且本身不指示所论述各实施例及/或构造之间的关系。另外，空间相对用语，诸如“下方”、“以下”、“下部”、“上方”、“上部”及类似者，在此用于简化描述附图所示的一个元件或特征与另一元件(或多个元件)或特征(或多个特征)的关系。除附图中描绘的方向外，空间相对用语旨在包含于使用或操作中的装置的不同方向。设备可为不同的方向(旋转90度或在其他的方向)，并且在此使用的空间相关描述词也可相应地被解释。如上所述，理想的鳍式结构具有充足的机械强度以及良好的载流子迁移率的特性。一般而言，较小的鳍片宽度可能具有较多结构弱点，因而可能易于损坏、变形或破裂。然而，较小的鳍片宽度亦提供较短的通道。较短的通道可以改进装置效能。因此，理想的是，具有能提供短通道的鳍式结构，但此鳍式结构具有足够的宽度以提供所需的结构支撑。根据本揭露内容所述原理的一实例，鳍式场效晶体管装置具有由栅极结构所覆盖的减小宽度部分。此减小宽度提高了鳍式场效晶体管的效能。另外，不由栅极结构覆盖的鳍式部分可具有较大宽度，因而能提供所需的结构支撑。在一些实例中，制造这种装置包括在鳍式结构周围形成虚设栅极结构，沉积层间介电质(InterlayerDielectric；ILD)及移除虚设栅极结构。在移除虚设栅极结构之后，暴露了鳍片的一部分，所述暴露部分后续将覆盖替换金属栅极结构。因此，可应用蚀刻制程以减小所述暴露部分的鳍式结构的宽度。鳍式结构的其他部分由层间介电质所覆盖，因而不受蚀刻制程影响。在蚀刻制程之后，可形成替换栅极。使用此方法，鳍式结构具有足够宽度以提供所需的结构强度、足够窄的通道区以便提供晶体管装置的改进效能。图1A、图1B、图1C、图1D、图1E及图1F为用于形成具有减小宽度的鳍式场效晶体管装置制程的示意图。图1A绘示设置在基板102上的鳍式结构104。鳍式结构具有第一宽度106。图1A的左侧绘示鳍式结构104的俯视图。图1A的右侧绘示鳍式结构104的剖面图，其对应于在俯视图中绘示的截面A。基板102可为含硅的半导体晶圆。此半导体晶圆可为在半导体制造制程中使用的标准晶圆。例如，半导体晶圆可为具有约300毫米直径的圆形晶圆。在一实例中，基板102包括晶体结构的硅。在一些实例中，基板102包括诸如锗的其他元素半导体，或诸如碳化硅、砷化镓、砷化铟及磷化铟的化合物半导体。基板102可包括一或多个层，由一或多个材料或组合物组成。基板102可包括绝缘体上硅(silicononinsulator；SOI)基板，其经应变/压缩以增强效能，基板102可包括包括磊晶区，包括隔离区，包括掺杂区，包括一或多个半导体装置或其部分，包括导电及/或非导电层，及/或包括其他特征及层。鳍式结构104可以由各种方式制造。在一实例中，可通过图案化基板102制造鳍式结构104。例如，在基板102上的鳍式结构104可由相同的原始沉积层或晶圆所制成。经由光蚀刻制程，可蚀刻基板102以移除没有对应于鳍式结构104的区域处的材料。在一些实例中，鳍式结构104可通过在基板102上磊晶生长半导体层而制造。磊晶生长制程是经由载体气体提供半导体材料，并且在底层晶体基板上沉积成晶体结构。在磊晶生长半导体层形成于基板102上之后，可对此半导体本文档来自技高网...

【技术保护点】
1.一种制造鳍式场效晶体管的方法，其特征在于，该方法包含以下步骤：在一基板上形成一鳍式结构；形成一包覆该鳍式结构的虚设栅极结构；量测该鳍式结构的一宽度；在该鳍式结构上方沉积一层间介电层；移除该虚设栅极结构；以及对于确定该宽度超过一预定阈值宽度值做出反应，而对该鳍式结构的一暴露部分执行一蚀刻制程，以减小该鳍式结构的该暴露部分的一宽度。

【技术特征摘要】
2017.04.28 US 15/581,2061.一种制造鳍式场效晶体管的方法，其特征在于，该方法包含以下步骤：在一基板上形成一鳍式结构；形成一包覆该鳍式结构的虚设栅极结构；量测该鳍式结构的一宽度；在该鳍式结构上方沉积一层间介电层；移除该虚设栅极结构；以及对于确定该宽度超过一预定阈值宽度值做出反应，而对该鳍式结构的一暴露部分执行一蚀刻制程，以减小该鳍式结构的该暴露部分的一宽度。2.如权利要求1所述的制造鳍式场效晶体管的方法，其特征在于，进一步包含，在该鳍式结构的该暴露部分上方沉积一介电材料。3.如权利要求2所述的制造鳍式场效晶体管的方法，其特征在于，进一步包含，在该介电材料上方沉积一金属栅极层。4.如权利要求1所述的制造鳍式场效晶体管的方法，其特征在于，进一步包含，在移除该虚设栅极结构之前，在该虚设栅极结构的两侧上的该鳍式结构内形成源极/漏极区。5.如权利要求1所述的制造鳍式场效晶体管的方法，其特征在于，在该蚀刻制程之后，在该鳍式结构的该暴露部分与该鳍式结构的一未暴露部分之间的该鳍式结构的一宽度逐渐地...

【专利技术属性】
技术研发人员：冯家馨，谢振宇，许哲源，吴明园，郑旭傑，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71