半导体结构及其形成方法技术

技术编号:19431662 阅读:5 留言:0更新日期:2018-11-14 11:54
一种半导体结构及其形成方法,方法包括:提供衬底,包括器件区以及位于器件区两侧的隔离区,衬底上形成有分立的鳍部;在衬底上形成隔离结构,隔离结构顶部低于鳍部顶部;形成隔离结构后,刻蚀隔离区的鳍部;刻蚀隔离区的鳍部后,形成横跨器件区鳍部的栅极结构,栅极结构还覆盖器件区鳍部的部分侧壁和顶部表面。本发明专利技术在形成隔离结构之后刻蚀隔离区的鳍部,相比先刻蚀隔离区鳍部再形成隔离结构的方案,本发明专利技术在形成隔离结构的过程中,器件区鳍部两侧的环境相同,可以避免出现负载效应,从而使露出于隔离结构的器件区鳍部的高度相同,进而有利于提高所形成半导体结构的电学性能。

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术涉及半导体制造领域,尤其涉及一种半导体结构及其形成方法。
技术介绍
在半导体制造中,随着超大规模集成电路的发展趋势,集成电路特征尺寸持续减小。为了适应特征尺寸的减小,MOSFET场效应管的沟道长度也相应不断缩短。然而,随着器件沟道长度的缩短,器件源极与漏极间的距离也随之缩短,因此栅极对沟道的控制能力随之变差,栅极电压夹断(pinchoff)沟道的难度也越来越大,使得亚阈值漏电(subthresholdleakage)现象,即所谓的短沟道效应(SCE:short-channeleffects)更容易发生。因此,为了更好的适应特征尺寸的减小,半导体工艺逐渐开始从平面MOSFET晶体管向具有更高功效的三维立体式的晶体管过渡,如鳍式场效应管(FinFET)。FinFET中,栅极至少可以从两侧对超薄体(鳍部)进行控制,相比平面MOSFET器件,栅极对沟道的控制能力更强,能够很好的抑制短沟道效应;且FinFET相对于其他器件,与现有的集成电路制造具有更好的兼容性。但是,现有技术半导体结构的电学性能有待提高。
技术实现思路
本专利技术解决的问题是提供一种半导体结构及其形成方法,优化半导体结构的电学性能。为解决上述问题,本专利技术提供一种半导体结构的形成方法,包括:提供衬底,所述衬底包括器件区、以及位于所述器件区两侧的隔离区,所述衬底上形成有分立的鳍部;在所述衬底上形成隔离结构,所述隔离结构的顶部低于所述鳍部的顶部;形成所述隔离结构后,刻蚀所述隔离区的鳍部;刻蚀所述隔离区的鳍部后,形成横跨所述器件区鳍部的栅极结构,所述栅极结构还覆盖所述器件区鳍部的部分侧壁和顶部表面。可选的,在所述衬底上形成隔离结构的步骤包括:在所述衬底上形成隔离材料层,所述隔离材料层覆盖所述鳍部顶部;对所述隔离材料层进行平坦化处理,去除高于所述鳍部顶部的隔离材料层,形成隔离膜;回刻部分厚度的所述隔离膜,剩余隔离膜作为隔离结构。可选的,回刻部分厚度的所述隔离膜的步骤中,采用气态氢氟酸刻蚀部分厚度的所述隔离膜。可选的,提供衬底和鳍部的步骤包括:提供初始基底;刻蚀所述初始基底,形成衬底以及位于所述衬底上分立的初始鳍部;形成横跨所述初始鳍部的多个图形层,所述图形层覆盖所述初始鳍部的部分侧壁和顶部表面,所述图形层还覆盖所述衬底表面;以所述图形层为掩膜,刻蚀所述初始鳍部,将每一根初始鳍部分割成多个鳍部;去除所述图形层。可选的,刻蚀所述隔离区的鳍部的步骤中,刻蚀量占所述鳍部高度的比例大于或等于1/3。可选的,刻蚀所述隔离区的鳍部的步骤中,刻蚀部分厚度的所述隔离区鳍部,形成伪鳍部。可选的,刻蚀部分厚度的所述隔离区鳍部的步骤中,刻蚀量为所述鳍部高度的1/3至3/2。可选的,刻蚀所述隔离区的鳍部的步骤中,刻蚀去除所述隔离区的鳍部。可选的,刻蚀所述隔离区的鳍部后,在所述隔离区的隔离结构内形成凹槽。可选的,形成横跨所述器件区鳍部的栅极结构的步骤中,所述栅极结构还形成于所述凹槽内。相应的,本专利技术还提供一种半导体结构,包括:衬底,所述衬底包括器件区、以及位于所述器件区两侧的隔离区;鳍部,位于所述器件区的衬底上;隔离结构,位于所述衬底上,所述隔离结构的顶部低于所述鳍部的顶部;其中,露出于所述隔离结构的鳍部的高度相同。可选的,所述半导体结构还包括:伪鳍部,位于所述隔离区的衬底上,所述伪鳍部的顶部低于所述隔离结构的顶部。与现有技术相比,本专利技术的技术方案具有以下优点:在形成隔离结构之后刻蚀隔离区的鳍部,相比先刻蚀隔离区的鳍部再形成隔离结构的方案,本专利技术在形成所述隔离结构的过程中,所述器件区鳍部两侧的环境相同,因此可以避免出现负载效应(LoadingEffect),从而避免出现所述器件区鳍部两侧的隔离结构高度不一致的问题,也就是说,通过本专利技术所述方案,使露出于所述隔离结构的器件区鳍部的高度相同,进而有利于提高所形成半导体结构的电学性能。可选方案中,在形成所述隔离结构之前,刻蚀初始鳍部,将每一根所述初始鳍部分割成多个鳍部;相应的,形成所述隔离结构的步骤中,所述隔离结构填充于所述鳍部之间,因此通过所述技术方案,可以避免对所述隔离结构的绝缘效果产生不良影响。附图说明图1至图5是一种半导体结构的形成方法中各步骤对应的结构示意图;图6至图15是本专利技术半导体结构的形成方法一实施例中各步骤对应的结构示意图;图16是本专利技术半导体结构一实施例的结构示意图。具体实施方式由
技术介绍
可知,半导体结构的电学性能有待提高。结合一种半导体结构的形成方法分析其原因。参考图1至图5,示出了一种半导体结构的形成方法中各步骤对应的结构示意图。参考图1,提供衬底10,所述衬底10包括器件区I、以及位于所述器件区I两侧的隔离区II,所述衬底10上形成有分立的鳍部(未标示)。具体地,所述器件区I的鳍部为第一鳍部11,所述隔离区II的鳍部为第二鳍部12。所述鳍部顶部形成有鳍部掩膜层20,所述鳍部掩膜层20用于作为形成所述衬底10和鳍部的刻蚀掩膜。参考图2,刻蚀部分厚度的所述第二鳍部12,形成伪鳍部13。参考图3,在所述衬底10上形成隔离材料层35,所述隔离材料层35覆盖所述鳍部掩膜层20顶部。参考图4,去除高于所述鳍部掩膜层20顶部的隔离材料层35(如图3所示),形成隔离膜31。参考图5,回刻(etchback)部分厚度的所述隔离膜31(如图4所示),剩余隔离膜31作为隔离结构30。但是,所述伪鳍部13的顶部低于所述第一鳍部11,因此与所述伪鳍部13相邻的第一鳍部11两侧的环境不同,在回刻部分厚度的所述隔离膜31的工艺过程中,容易出现负载效应,导致对靠近所述伪鳍部13一侧的隔离膜31的刻蚀速率小于对相邻第一鳍部11之间隔离膜31的刻蚀速率,从而导致与所述伪鳍部13相邻的第一鳍部11两侧的隔离结构30具有高度不一致的问题,即所述第一鳍部11两侧的隔离结构30具有高度差H(如图5所示),进而导致所形成半导体结构的电学性能较差。为了解决所述技术问题,本专利技术在形成隔离结构之后刻蚀隔离区的鳍部,相比先刻蚀隔离区的鳍部再形成隔离结构的方案,本专利技术在形成所述隔离结构的过程中,所述器件区鳍部两侧的环境相同,因此可以避免出现负载效应,从而避免出现所述器件区鳍部两侧的隔离结构高度不一致的问题,也就是说,通过本专利技术所述方案,使露出于所述隔离结构的器件区鳍部的高度相同,进而有利于提高所形成半导体结构的电学性能。为使本专利技术的上述目的、特征和优点能够更为明显易懂,下面结合附图对本专利技术的具体实施例做详细的说明。图6至图15是本专利技术半导体结构的形成方法一实施例中各步骤对应的结构示意图。结合参考图6至图9,图6和图8是立体图(仅示意出两个鳍部),图7是图6沿AA1割线的剖面结构示意图,图9是图8沿BB1割线的剖面结构示意图,提供衬底100,所述衬底100包括器件区I(如图7所示)、以及位于所述器件区I两侧的隔离区II(如图7所示),所述衬底100上形成有分立的鳍部(未标示)。所述器件区I用于形成半导体器件,所述隔离区II用于形成隔离结构。具体地,所述器件区I的鳍部为第一鳍部110(如图9所示),所述隔离区II的鳍部为第二鳍部120(如图9所示)。所述衬底100为形成鳍式场效应晶体管提供工艺平台,所述第一鳍部110用于提供鳍式场效应晶本文档来自技高网
...

【技术保护点】
1.一种半导体结构的形成方法,其特征在于,包括:提供衬底,所述衬底包括器件区、以及位于所述器件区两侧的隔离区,所述衬底上形成有分立的鳍部;在所述衬底上形成隔离结构,所述隔离结构的顶部低于所述鳍部的顶部;形成所述隔离结构后,刻蚀所述隔离区的鳍部;刻蚀所述隔离区的鳍部后,形成横跨所述器件区鳍部的栅极结构,所述栅极结构还覆盖所述器件区鳍部的部分侧壁和顶部表面。

【技术特征摘要】
1.一种半导体结构的形成方法,其特征在于,包括:提供衬底,所述衬底包括器件区、以及位于所述器件区两侧的隔离区,所述衬底上形成有分立的鳍部;在所述衬底上形成隔离结构,所述隔离结构的顶部低于所述鳍部的顶部;形成所述隔离结构后,刻蚀所述隔离区的鳍部;刻蚀所述隔离区的鳍部后,形成横跨所述器件区鳍部的栅极结构,所述栅极结构还覆盖所述器件区鳍部的部分侧壁和顶部表面。2.如权利要求1所述的半导体结构的形成方法,其特征在于,在所述衬底上形成隔离结构的步骤包括:在所述衬底上形成隔离材料层,所述隔离材料层覆盖所述鳍部顶部;对所述隔离材料层进行平坦化处理,去除高于所述鳍部顶部的隔离材料层,形成隔离膜;回刻部分厚度的所述隔离膜,剩余隔离膜作为隔离结构。3.如权利要求2所述的半导体结构的形成方法,其特征在于,回刻部分厚度的所述隔离膜的步骤中,采用气态氢氟酸刻蚀部分厚度的所述隔离膜。4.如权利要求1所述的半导体结构的形成方法,其特征在于,提供衬底和鳍部的步骤包括:提供初始基底;刻蚀所述初始基底,形成衬底以及位于所述衬底上分立的初始鳍部;形成横跨所述初始鳍部的多个图形层,所述图形层覆盖所述初始鳍部的部分侧壁和顶部表面,所述图形层还覆盖所述衬底表面;以所述图形层为掩膜,刻蚀所述初始鳍部,将每一根初始鳍部分割成多个鳍部;去除所述图形层。5...

【专利技术属性】
技术研发人员:李勇
申请(专利权)人:中芯国际集成电路制造上海有限公司中芯国际集成电路制造北京有限公司
类型:发明
国别省市:上海,31

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1