半导体装置及其制造方法制造方法及图纸

本申请公开了一种半导体装置及其制造方法，涉及半导体技术领域。其中，所述方法包括：提供衬底结构，所述衬底结构包括：衬底；在所述衬底上的鳍片；在所述鳍片上的硬掩模层；以及在所述衬底上用于隔离所述鳍片的第一隔离材料层，所述第一隔离材料层的上表面与所述硬掩模层的上表面基本齐平；对所述第一隔离材料层进行回刻，从而形成上表面高于所述硬掩模层的底表面的第二隔离材料层；在对所述第一隔离材料层进行回刻之后，执行氧化工艺或退火工艺；在执行氧化工艺或退火工艺之后，去除所述硬掩模层；对所述第二隔离材料层进行回刻，从而形成上表面低于所述鳍片的上表面的隔离区。本申请可以实现鳍片顶部的边角的圆形化。

【技术实现步骤摘要】
半导体装置及其制造方法
本申请涉及半导体
，尤其涉及一种半导体装置及其制造方法。
技术介绍
随着金属氧化物半导体场效应晶体管(MetalOxideSemiconductorFieldEffectTransistor，MOSFET)关键尺寸的缩小，短沟道效应(ShortChannelEffect，SCE)越来越严重。鳍式场效应晶体管(FinFieldEffectTransistor，FinFET)具有良好的栅控能力，能够有效地抑制SCE。本申请的专利技术人发现：鳍片顶部的边角的圆形化(cornerrounding)对FinFET的性能很重要。如果边角的圆形化处理比较差，则会带来诸如FinFET的IV曲线出现驼峰(dump)、反短沟道效应(ReverseShortChannelEffect，RSCE)、栅漏电流大和可靠性差等问题。现有的FinFET的制造工艺还不能实现鳍片顶部的边角的圆形化，因此，有必要提出一种实现鳍片顶部的边角的圆形化的方案。
技术实现思路
本申请的一个目的在于提供一种半导体装置的制造方法，能够实现鳍片顶部的边角的圆形化。根据本申请的一方面，提供了一种半导体装置的制造方法，包括：提供衬底结构，所述衬底结构包括：衬底；在所述衬底上的鳍片；在所述鳍片上的硬掩模层；以及在所述衬底上用于隔离所述鳍片的第一隔离材料层，所述第一隔离材料层的上表面与所述硬掩模层的上表面基本齐平；对所述第一隔离材料层进行回刻，从而形成上表面高于所述硬掩模层的底表面的第二隔离材料层；在对所述第一隔离材料层进行回刻之后，执行氧化工艺或退火工艺；在执行氧化工艺或退火工艺之后，去除所述硬掩模层；对所述第二隔离材料层进行回刻，从而形成上表面低于所述鳍片的上表面的隔离区。在一个实施例中，所述第二隔离材料层的上表面与所述硬掩模层的底表面之间的距离为3-15nm。在一个实施例中，所述氧化工艺包括干法氧化工艺、湿法氧化工艺或现场水汽生成工艺。在一个实施例中，所述退火工艺的工艺条件包括：退火气氛包括氢气或氦气；退火温度为600-800℃；退火压强为1torr-1atm；退火时间为10mins-240mins。在一个实施例中，所述鳍片包括用于第一器件的第一鳍片和用于第二器件的第二鳍片。在一个实施例中，所述方法还包括：形成第一栅极结构和第二栅极结构；其中，所述第一栅极结构包括在所述第一鳍片暴露的表面上的栅极电介质层、在所述栅极电介质层上的第一高K电介质层和在所述第一高K电介质层上的第一栅极；所述第二栅极结构包括在所述第二鳍片暴露的表面上的界面层、在所述界面层上的第二高K电介质层和在所述第二高K电介质层上的第二栅极。在一个实施例中，所述形成第一栅极结构和第二栅极结构包括：在所述第一鳍片暴露的表面上形成第一伪栅电介质层，并在所述第二鳍片暴露的表面上形成第二伪栅电介质层，所述第一伪栅电介质层的厚度大于所述第二伪栅电介质层的厚度；在所述第一伪栅电介质层和所述第二伪栅电介质层上形成伪栅；沉积层间电介质层并进行平坦化工艺，以露出所述伪栅；去除所述伪栅；去除所述第二伪栅电介质层；在所述第二鳍片暴露的表面上形成界面层；在所述界面层和所述第一伪栅电介质层上形成高K电介质层，其中，所述第一伪栅电介质层作为所述栅极电介质层，所述第一伪栅电介质层上的高K电介质层作为所述第一高K电介质层，所述界面层上的高K电介质层作为所述第二高K电介质层；在所述第一高K电介质层上形成所述第一栅极，在所述第二高K电介质层上形成所述第二栅极。在一个实施例中，所述第一器件包括输入/输出器件，所述第二器件包括内核器件。根据本申请的另一方面，提供了一种半导体装置，包括：衬底；在所述衬底上的鳍片；在所述鳍片上的硬掩模层；以及在所述衬底上用于隔离所述鳍片的隔离区；其中，所述隔离区上表面高于所述硬掩模层的底表面；所述鳍片的顶部具有圆形化的边角。在一个实施例中，所述隔离区的上表面与所述硬掩模层的底表面之间的距离为3-15nm。根据本申请的又一方面，提供了一种半导体装置，包括：衬底；在所述衬底上的鳍片；以及在所述衬底上用于隔离所述鳍片的隔离区；其中，所述隔离区上表面低于所述鳍片的上表面；所述鳍片的顶部具有圆形化的边角。在一个实施例中，所述鳍片包括用于第一器件的第一鳍片和用于第二器件的第二鳍片。在一个实施例中，所述装置还包括：第一栅极结构以及第二栅极结构；其中，第一栅极结构包括：在所述第一鳍片暴露的表面上的栅极电介质层；在所述栅极电介质层上的第一高K电介质层；和在所述第一高K电介质层上的第一栅极；第二栅极结构包括：在所述第二鳍片暴露的表面上的界面层；在所述界面层上的第二高K电介质层；和在所述第二高K电介质层上的第二栅极。在一个实施例中，所述第一器件包括输入/输出器件，所述第二器件包括内核器件。本申请提供的半导体装置的制造方法通过两次回刻工艺形成隔离区，并且，在第一次回刻工艺后执行氧化工艺或退火工艺，如此可以使得鳍片的顶部的边角圆形化，改善了器件的RSCE、栅漏电流大和可靠性差的问题。另外，氧化工艺还可以使得隔离区变得更致密化，从而可以减小后续工艺(例如湿法刻蚀工艺)对隔离区造成的损失。通过以下参照附图对本申请的示例性实施例的详细描述，本申请的其它特征、方面及其优点将会变得清楚。附图说明附图构成本说明书的一部分，其描述了本申请的示例性实施例，并且连同说明书一起用于解释本申请的原理，在附图中：图1是根据本申请一个实施例的半导体装置的制造方法的流程图；图2A-图2E示出了根据本申请一个实施例的半导体装置的制造方法的各个阶段的示意图；图3A-图3I示出了根据本申请另一个实施例的半导体装置的制造方法的各个阶段的示意图。具体实施方式现在将参照附图来详细描述本申请的各种示例性实施例。应理解，除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不应被理解为对本申请范围的限制。此外，应当理解，为了便于描述，附图中所示出的各个部件的尺寸并不必然按照实际的比例关系绘制，例如某些层的厚度或宽度可以相对于其他层有所夸大。以下对示例性实施例的描述仅仅是说明性的，在任何意义上都不作为对本申请及其应用或使用的任何限制。对于相关领域普通技术人员已知的技术、方法和装置可能不作详细讨论，但在适用这些技术、方法和装置情况下，这些技术、方法和装置应当被视为本说明书的一部分。应注意，相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义或说明，则在随后的附图的说明中将不需要对其进行进一步讨论。图1是根据本申请一个实施例的半导体装置的制造方法的流程图。图2A-图2E示出了根据本申请一个实施例的半导体装置的制造方法的各个阶段的示意图。下面结合图1、图2A-图2E对根据本申请一个实施例的半导体装置的制造方法进行详细说明。如图1所示，首先，在步骤102，提供衬底结构。如图2A所示，衬底结构包括衬底201、在衬底201上的鳍片202、在鳍片202上的硬掩模层203以及在衬底201上用于隔离鳍片202的第一隔离材料层204。这里，第一隔离材料层204的上表面与硬掩模层203的上表面基本齐平，也即，在半导体制造工艺偏差范围内的齐平。在一个实施例中，在鳍片202和硬掩模层203之间可以有缓存层207，也本文档来自技高网...

【技术保护点】
1.一种半导体装置的制造方法，其特征在于，包括：提供衬底结构，所述衬底结构包括：衬底；在所述衬底上的鳍片；在所述鳍片上的硬掩模层；以及在所述衬底上用于隔离所述鳍片的第一隔离材料层，所述第一隔离材料层的上表面与所述硬掩模层的上表面基本齐平；对所述第一隔离材料层进行回刻，从而形成上表面高于所述硬掩模层的底表面的第二隔离材料层；在对所述第一隔离材料层进行回刻之后，执行氧化工艺或退火工艺；在执行氧化工艺或退火工艺之后，去除所述硬掩模层；对所述第二隔离材料层进行回刻，从而形成上表面低于所述鳍片的上表面的隔离区。

【技术特征摘要】
1.一种半导体装置的制造方法，其特征在于，包括：提供衬底结构，所述衬底结构包括：衬底；在所述衬底上的鳍片；在所述鳍片上的硬掩模层；以及在所述衬底上用于隔离所述鳍片的第一隔离材料层，所述第一隔离材料层的上表面与所述硬掩模层的上表面基本齐平；对所述第一隔离材料层进行回刻，从而形成上表面高于所述硬掩模层的底表面的第二隔离材料层；在对所述第一隔离材料层进行回刻之后，执行氧化工艺或退火工艺；在执行氧化工艺或退火工艺之后，去除所述硬掩模层；对所述第二隔离材料层进行回刻，从而形成上表面低于所述鳍片的上表面的隔离区。2.根据权利要求1所述的方法，其特征在于，所述第二隔离材料层的上表面与所述硬掩模层的底表面之间的距离为3-15nm。3.根据权利要求1所述的方法，其特征在于，所述氧化工艺包括干法氧化工艺、湿法氧化工艺或现场水汽生成工艺。4.根据权利要求1所述的方法，其特征在于，所述退火工艺的工艺条件包括：退火气氛包括氢气或氦气；退火温度为600-800℃；退火压强为1torr-1atm；退火时间为10mins-240mins。5.根据权利要求1所述的方法，其特征在于，所述鳍片包括用于第一器件的第一鳍片和用于第二器件的第二鳍片。6.根据权利要求5所述的方法，其特征在于，还包括：形成第一栅极结构和第二栅极结构；其中，所述第一栅极结构包括在所述第一鳍片暴露的表面上的栅极电介质层、在所述栅极电介质层上的第一高K电介质层和在所述第一高K电介质层上的第一栅极；所述第二栅极结构包括在所述第二鳍片暴露的表面上的界面层、在所述界面层上的第二高K电介质层和在所述第二高K电介质层上的第二栅极。7.根据权利要求6所述的方法，其特征在于，所述形成第一栅极结构和第二栅极结构包括：在所述第一鳍片暴露的表面上形成第一伪栅电介质层，并在所述第二鳍片暴露的表面上形成第二伪栅电介质层，所述第一伪栅电介质层的厚度大于所述第二伪栅电介质层的厚度；在所述...

【专利技术属性】
技术研发人员：李勇，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31