半导体装置及其制造方法制造方法及图纸

本发明专利技术公开了一种半导体装置及其制造方法，涉及半导体技术领域。该方法包括：提供半导体结构，该半导体结构包括：衬底和在该衬底上的半导体鳍片；在该半导体鳍片上形成伪栅极结构；在形成该伪栅极结构后的半导体结构上形成第一电介质层，该第一电介质层露出该伪栅极结构的上表面；去除该伪栅极结构以及该伪栅极结构所覆盖的半导体鳍片的一部分以形成凹槽，其中，该半导体鳍片被该凹槽分成间隔开的第一部分和第二部分；以及在形成该凹槽后的半导体结构上形成第二电介质层，其中该第二电介质层填充该凹槽。本发明专利技术的制造方法可以形成非凹陷的凹槽隔离结构。

【技术实现步骤摘要】
半导体装置及其制造方法
本专利技术涉及半导体
，特别涉及一种半导体装置及其制造方法。
技术介绍
FinFET(FinFieldEffectTransistor，鳍式场效应晶体管)能够提供改善的器件性能，或者降低供给电压，并且能够显著减小短沟道效应(shortchanneleffects，简称为SCE)。然而，FinFET器件也需要克服一些问题。对于NMOS(N-channelmetaloxidesemiconductor，N沟道金属氧化物半导体)和PMOS(P-channelmetaloxidesemiconductor，P沟道金属氧化物半导体)，它们需要形成抬升的源极和漏极。其中，SiGe(硅锗)用于PMOS，SiC(碳化硅)用于NMOS，这可以获得更大的沟道应力，并且减小接触电阻。但是，在鳍片边缘处形成的作为源极或漏极的外延体是不规则的，这将影响器件性能和均匀性。因此，目前需要形成伪栅极来覆盖鳍片有源区的边缘，从而避免不规则的外延体问题。图1A是示意性地示出现有技术中一个实施例的半导体装置的横截面图。其中，图1A中示出了鳍片101、鳍片101之间的STI(ShallowTrenchIsolation，浅沟槽隔离)105、在鳍片101上的伪栅极102、在STI105上的伪栅极103、以及在伪栅极的两侧面上的间隔物104。为了减小设计电路的面积，在STI105上形成单个的伪栅极103，但是这将产生如下问题：伪栅极103两侧面上的间隔物104不能完全覆盖鳍片边缘，如图1A中圆圈处所示，从而导致鳍片边缘处的外延体的形貌不规则，并且影响器件性能。为了解决上述问题，目前需要如图1B所示的非凹陷(non-recess)的STI105工艺以用于单个伪栅极的设计，这可以称为SDB(singlediffusionbreak，单扩散截断)工艺。
技术实现思路
本专利技术需要解决的一个技术问题是：提供一种半导体装置的制造方法，以形成非凹陷的STI。根据本专利技术的第一方面，提供了一种半导体装置的制造方法，包括：提供半导体结构，所述半导体结构包括：衬底和在所述衬底上的半导体鳍片；在所述半导体鳍片上形成伪栅极结构；在形成所述伪栅极结构后的半导体结构上形成第一电介质层，所述第一电介质层露出所述伪栅极结构的上表面；去除所述伪栅极结构以及所述伪栅极结构所覆盖的所述半导体鳍片的一部分以形成凹槽，其中，所述半导体鳍片被所述凹槽分成间隔开的第一部分和第二部分；以及在形成所述凹槽后的半导体结构上形成第二电介质层，其中所述第二电介质层填充所述凹槽。在一个实施例中，在所述半导体鳍片上形成伪栅极结构的过程中，还在所述半导体鳍片上且分别在所述伪栅极结构两侧形成第一初始栅极结构和第二初始栅极结构，其中，所述第一初始栅极结构和所述第二初始栅极结构分别与所述伪栅极结构间隔开。在一个实施例中，在形成所述伪栅极结构、所述第一初始栅极结构和所述第二初始栅极结构的过程中，还在所述伪栅极结构、所述第一初始栅极结构和所述第二初始栅极结构上形成第一硬掩模层，以及在所述伪栅极结构、所述第一初始栅极结构和所述第二初始栅极结构的侧面上的间隔物。在一个实施例中，在形成所述伪栅极结构、所述第一初始栅极结构和所述第二初始栅极结构之后以及在形成所述第一电介质层之前，所述方法还包括：分别在所述第一初始栅极结构的两侧形成至少部分的位于所述半导体鳍片中的第一电极和第二电极，以及分别在所述第二初始栅极结构的两侧形成至少部分的位于所述半导体鳍片中的第三电极和第四电极；其中，所述第二电极在所述第一初始栅极结构和所述伪栅极结构之间，所述第三电极在所述第二初始栅极结构和所述伪栅极结构之间。在一个实施例中，形成所述第一电介质层的步骤包括：在形成所述伪栅极结构、所述第一初始栅极结构和所述第二初始栅极结构之后的半导体结构上形成第一电介质层；以及对形成所述第一电介质层后的半导体结构执行平坦化，以露出所述伪栅极结构、所述第一初始栅极结构和所述第二初始栅极结构的上表面。在一个实施例中，所述伪栅极结构包括：在所述半导体鳍片表面上的伪栅极绝缘物层和在所述伪栅极绝缘物层上的伪栅极；所述第一初始栅极结构包括：在所述半导体鳍片表面上的第一初始栅极绝缘物层和在所述第一初始栅极绝缘物层上的第一初始栅极；所述第二初始栅极结构包括：在所述半导体鳍片表面上的第二初始栅极绝缘物层和在所述第二初始栅极绝缘物层上的第二初始栅极；其中，所述平坦化去除所述第一电介质层的一部分和所述第一硬掩模层；所露出的所述伪栅极结构、所述第一初始栅极结构和所述第二初始栅极结构的上表面分别为所述伪栅极、所述第一初始栅极和所述第二初始栅极的上表面。在一个实施例中，在形成所述凹槽之前，所述方法还包括：去除所述第一初始栅极结构和所述第二初始栅极结构以分别形成第一凹口和第二凹口；在所述第一凹口中形成第一栅极结构，以及在所述第二凹口中形成第二栅极结构；对所述第一栅极结构和所述第二栅极结构的顶部进行刻蚀以分别形成第三凹口和第四凹口，其中，所述第三凹口的深度小于第一凹口的深度，所述第四凹口的深度小于所述第二凹口的深度；以及在所述第三凹口和所述第四凹口中形成分别在所述第一栅极结构和所述第二栅极结构的上表面上的第二硬掩模层。在一个实施例中，在形成所述凹槽之后，所述第一栅极结构位于所述第一部分上，所述第一电极和所述第二电极至少部分的位于所述第一部分中；所述第二栅极结构位于所述第二部分上，所述第三电极和所述第四电极至少部分的位于所述第二部分中。在一个实施例中，形成所述第一凹口和所述第二凹口的步骤包括：在所述第一电介质层上形成图案掩模层，其中，所述图案掩模层覆盖所述伪栅极并且露出所述第一初始栅极和所述第二初始栅极的上表面；以所述图案掩模层作为掩模，去除所述第一初始栅极和所述第二初始栅极；去除所述图案掩模层；以及去除所述第一初始栅极绝缘物层和所述第二初始栅极绝缘物层，从而形成第一凹口和第二凹口。在一个实施例中，在所述第三凹口和所述第四凹口中形成分别在所述第一栅极结构和所述第二栅极结构之上的第二硬掩模层的步骤包括：沉积第二硬掩模层以填充所述第三凹口和所述第四凹口；以及对所述第二硬掩模层执行平坦化以露出所述伪栅极的上表面，其中，剩余的所述第二硬掩模层的一部分形成在所述第一栅极结构之上，另一部分形成在所述第二栅极结构之上。在一个实施例中，所述方法还包括：形成穿过所述第一电介质层和所述第二电介质层，并且分别与所述第一电极、所述第二电极、所述第三电极和所述第四电极连接的第一接触件、第二接触件、第三接触件和第四接触件。在一个实施例中，所述凹槽的深度范围为至所述凹槽包括：位于所述第一部分和所述第二部分之间的第一凹槽部分和在所述第一凹槽部分之上且在所述第一电介质层中的第二凹槽部分；其中，所述第一凹槽部分的深度范围为至所述第二凹槽部分的深度范围为至在一个实施例中，在提供半导体结构的步骤中，所述半导体结构还包括：在所述衬底上且在所述半导体鳍片周围的沟槽隔离部；其中，所述凹槽的底部与所述沟槽隔离部的底部基本齐平。本专利技术提供了一种半导体装置的制造方法。在该制造方法中，先在半导体鳍片上形成伪栅极结构，然后形成第一电介质层，该第一电介质层露出伪栅极结构的上表面，接下来去除伪栅极结构及其下面的半导体鳍片的本文档来自技高网...

【技术保护点】
1.一种半导体装置的制造方法，其特征在于，包括：提供半导体结构，所述半导体结构包括：衬底和在所述衬底上的半导体鳍片；在所述半导体鳍片上形成伪栅极结构；在形成所述伪栅极结构后的半导体结构上形成第一电介质层，所述第一电介质层露出所述伪栅极结构的上表面；去除所述伪栅极结构以及所述伪栅极结构所覆盖的所述半导体鳍片的一部分以形成凹槽，其中，所述半导体鳍片被所述凹槽分成间隔开的第一部分和第二部分；以及在形成所述凹槽后的半导体结构上形成第二电介质层，其中所述第二电介质层填充所述凹槽。

【技术特征摘要】
1.一种半导体装置的制造方法，其特征在于，包括：提供半导体结构，所述半导体结构包括：衬底和在所述衬底上的半导体鳍片；在所述半导体鳍片上形成伪栅极结构；在形成所述伪栅极结构后的半导体结构上形成第一电介质层，所述第一电介质层露出所述伪栅极结构的上表面；去除所述伪栅极结构以及所述伪栅极结构所覆盖的所述半导体鳍片的一部分以形成凹槽，其中，所述半导体鳍片被所述凹槽分成间隔开的第一部分和第二部分；以及在形成所述凹槽后的半导体结构上形成第二电介质层，其中所述第二电介质层填充所述凹槽。2.根据权利要求1所述的方法，其特征在于，在所述半导体鳍片上形成伪栅极结构的过程中，还在所述半导体鳍片上且分别在所述伪栅极结构两侧形成第一初始栅极结构和第二初始栅极结构，其中，所述第一初始栅极结构和所述第二初始栅极结构分别与所述伪栅极结构间隔开。3.根据权利要求2所述的方法，其特征在于，在形成所述伪栅极结构、所述第一初始栅极结构和所述第二初始栅极结构的过程中，还在所述伪栅极结构、所述第一初始栅极结构和所述第二初始栅极结构上形成第一硬掩模层，以及在所述伪栅极结构、所述第一初始栅极结构和所述第二初始栅极结构的侧面上的间隔物。4.根据权利要求3所述的方法，其特征在于，在形成所述伪栅极结构、所述第一初始栅极结构和所述第二初始栅极结构之后以及在形成所述第一电介质层之前，所述方法还包括：分别在所述第一初始栅极结构的两侧形成至少部分的位于所述半导体鳍片中的第一电极和第二电极，以及分别在所述第二初始栅极结构的两侧形成至少部分的位于所述半导体鳍片中的第三电极和第四电极；其中，所述第二电极在所述第一初始栅极结构和所述伪栅极结构之间，所述第三电极在所述第二初始栅极结构和所述伪栅极结构之间。5.根据权利要求2所述的方法，其特征在于，形成所述第一电介质层的步骤包括：在形成所述伪栅极结构、所述第一初始栅极结构和所述第二初始栅极结构之后的半导体结构上形成第一电介质层；以及对形成所述第一电介质层后的半导体结构执行平坦化，以露出所述伪栅极结构、所述第一初始栅极结构和所述第二初始栅极结构的上表面。6.根据权利要求5所述的方法，其特征在于，所述伪栅极结构包括：在所述半导体鳍片表面上的伪栅极绝缘物层和在所述伪栅极绝缘物层上的伪栅极；所述第一初始栅极结构包括：在所述半导体鳍片表面上的第一初始栅极绝缘物层和在所述第一初始栅极绝缘物层上的第一初始栅极；所述第二初始栅极结构包括：在所述半导体鳍片表面上的第二初始栅极绝缘物层和在所述第二初始栅极绝缘物层上的第二初始栅极；其中，所述平坦化去除所述第一电介质层的一部分和所述第一硬掩模层；所露出的所述伪栅极结构、所述第一初始栅极结构和所述第二初始栅极结构的上表面分别为所述伪栅极、所述第一初始栅极和所述第二初始栅极的上表面。7.根据权利要求6所述的方法，其特征在于，在形成所述凹槽之前，所述方法还包括：去除所述第一初始栅极结构和所述第二初始栅极结构以分别形成第一凹口和第二凹口；在所述第一凹口中形成第一栅极结构，以及在所述第二凹口中形成第二栅极结构；对所述第一栅极结构和所述第二栅极结构的顶部进行刻蚀以分别形成第三凹口和第四凹口，其中，所述第三凹口的深度小于第一凹口的深度，所述第四凹口的深度小于所述第二凹口的深度；以及在所述第三凹口和所述第四凹口中形成分别在所述第一栅极结构和所述第二栅极结构的上表面上的第二硬掩模层。8.根据权利要求7所述的方法，其特征在于，在形成所述凹槽之后，所述第一栅极结构位于所述第一部分上，所述第一电极和所述第二电极至少部分的位于所述第一部分中；所述第二栅极结构位于所述第二部...

【专利技术属性】
技术研发人员：周飞，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31