半导体器件及其制造方法技术

提供了一种制造半导体器件的方法。第一垂直结构和第二垂直结构形成在基板上。第二垂直结构紧邻第一垂直结构定位。绝缘层形成在第一和第二垂直结构之间的基板上。栅极金属和栅极电介质层形成在第一和第二垂直结构上。栅极金属、栅极电介质层和绝缘层的一部分被去除。一部分的基板被去除。栅极金属形成在第一和第二垂直结构上之后，该部分的基板被去除。

【技术实现步骤摘要】
半导体器件及其制造方法
本专利技术总体涉及具有一个或多个沟槽的半导体器件以及制造具有一个或多个沟槽的半导体器件的方法。
技术介绍
在半导体器件的制造中，通过从另外的多个晶体管形成沟槽可以将多个晶体管电隔离。在一个示例中，沟槽可以通过在基板上形成凹陷并在凹陷中填充绝缘材料而形成。
技术实现思路
根据本专利技术构思的示例性实施方式，用于制造半导体器件的方法包括在基板上形成第一垂直结构和第二垂直结构。第二垂直结构紧邻第一垂直结构定位。该方法还包括在基板上的第一垂直结构和第二垂直结构之间形成底部源极/漏极区。该方法还包括在第一和第二垂直结构之间的基板上形成绝缘层。该方法还包括在第一和第二垂直结构上形成栅极金属，以及去除第一和第二垂直结构之间的部分的栅极金属和绝缘层。该方法还包括去除第一和第二垂直结构之间的部分的基板以形成沟槽。在第一和第二垂直结构上形成栅极金属之后，去除该部分的基板。根据本专利技术构思的示例性实施方式，一种半导体器件包括从基板延伸的第一晶体管。第一晶体管包括在第一下部源极/漏极区上的第一下部源极/漏极、形成在第一下部源极/漏极区上的第一垂直沟道、以及形成在第一垂直沟道上的第一顶部源极/漏极区。该半导体器件还包括从基板延伸的第二晶体管。第二晶体管包括形成在基板上的第二下部源极/漏极区、形成在第二下部源极/漏极区上的第二垂直沟道、以及形成在第二垂直沟道上的第二顶部源极/漏极区。该半导体器件还包括形成在第一和第二晶体管之间的基板上的第一沟槽。第一沟槽填充有第一绝缘材料。第一绝缘材料的高度大于基板的上表面的高度。根据本专利技术构思的示例性实施方式，一种用于制造半导体器件的方法包括在基板上形成多个底部源极/漏极区、在基板上形成第一、第二和第三垂直结构。每个垂直结构包括垂直沟道。该方法还包括分别在第一和第二垂直结构之间以及在第二和第三垂直结构之间的基板上形成底部间隔物。该方法还包括在第一、第二和第三垂直结构的表面上形成栅极金属。该方法还包括分别从第一、第二和第三垂直结构的外表面去除一部分栅极金属，并且分别在第一和第二垂直结构之间以及在第二和第三垂直结构之间的基板上形成第一和第二沟槽。形成第一和第二沟槽发生在形成栅极金属之后。根据本专利技术构思的示例性实施方式，一种用于制造芯片的方法包括在基板上形成多个垂直结构。多个垂直结构中的每个包括顶部源极/漏极区和沟道。该方法还包括在多个垂直结构之间的基板上形成多个底部源极/漏极区。该方法还包括在多个垂直结构之间的多个底部源极/漏极区上形成间隔物，在间隔物上和在多个垂直结构上形成栅极金属。该方法还包括去除多个垂直结构之间的部分的栅极金属和部分的基板，以形成一个或多个沟槽以及在一个或多个沟槽上方的相应的空间。该方法还包括在一个填充步骤中通过氧化物或氮化物填充一个或多个沟槽以及相应的空间。该方法还包括制造多个晶体管，在多个晶体管之间形成有沟槽。附图说明通过参考附图详细描述本专利技术构思的示例性实施方式，本专利技术构思的以上和其它特征将更加明显，其中：图1是根据本专利技术构思的示例性实施方式的半导体器件的截面图；图2是示出根据本专利技术构思的示例性实施方式在制造半导体器件期间在基板上形成多个层和光致抗蚀剂图案的截面图；图3是示出根据本专利技术构思的示例性实施方式在制造半导体器件期间形成垂直堆叠的截面图；图4是示出根据本专利技术构思的示例性实施方式在制造半导体器件期间形成底部间隔物的截面图；图5是示出根据本专利技术构思的示例性实施方式在制造半导体器件期间形成栅极电介质和栅极金属的截面图；图6是示出根据本专利技术构思的示例性实施方式在制造半导体器件期间形成有机平坦化层(OPL)的截面图；图7是示出根据本专利技术构思的示例性实施方式的在制造半导体器件期间用于形成图案化的OPL的光刻工艺的截面图；图8是示出根据本专利技术构思的示例性实施方式在制造半导体器件期间蚀刻栅极电介质和栅极金属的截面图；图9是示出根据本专利技术构思的示例性实施方式在制造半导体器件期间用于形成图案化的OPL的光刻工艺的截面图；图10是示出根据本专利技术构思的示例性实施方式在制造半导体器件期间在基板上形成沟槽的截面图；图11是示出根据本专利技术构思的示例性实施方式在制造半导体器件期间填充沟槽的截面图；图12是示出根据本专利技术构思的示例性实施方式在制造半导体器件期间在顶部间隔物上形成绝缘层的截面图；图13是示出根据本专利技术构思的另一示例性实施方式在制造半导体器件期间在顶部间隔物上形成绝缘层的截面图；图14是示出根据本专利技术构思的示例性实施方式在制造半导体器件期间用于绝缘层的化学机械抛光(CMP)工艺和形成停止物的截面图；图15是示出根据本专利技术构思的示例性实施方式在制造半导体器件期间形成图案化绝缘层的截面图；图16是示出根据本专利技术构思的示例性实施方式在制造半导体器件期间形成金属接触的截面图；图17-19是示出根据本专利技术构思的示例性实施方式在制造半导体器件期间在形成沟槽之后重新连接栅极金属的截面图；图20是示出根据本专利技术构思的示例性实施方式在制造半导体器件期间在形成沟槽之后重新连接底部源极/漏极区的截面图；图21是根据本专利技术构思的示例性实施方式的制造半导体器件的方法的流程图。具体实施方式以下将参照附图更充分地描述本专利技术构思的示例性实施方式。然而，本公开可以以许多不同的形式来实现，并且不应该被解释为限于在此阐述的实施方式。应该理解，当诸如层、膜、区域或基板的元件被称为“在”另一元件“上”时，其可以直接在另一元件上，或者也可以存在中间元件。还将理解的是，当诸如层、膜、区域或基板的元件被称为在另一元件“下方”时，其可以直接在另一元件下方或者也可以存在中间元件。参考图1，根据本专利技术构思的示例性实施方式，可以示出半导体器件100的截面图。在一个实施方式中，半导体器件100可以包括一个或多个垂直沟道场效应晶体管(FET)110。在一个示例中，FET110可以包括n型FET。在另一个示例中，FET110可以包括p型FET。然而，本专利技术不限于此。半导体器件100可以包括n型FET和p型FET两者。半导体器件100可以包括基板120。基板120可以包括例如硅(Si)、锗(Ge)、硅锗(SiGe)、III-V族化合物半导体等。半导体器件100可以包括底部源极/漏极区160。底部源极/漏极区160可以包括半导体材料。例如，底部源极/漏极区160可以包括Si、Ge或SiGe。在一个实施方式中，底部源极/漏极区160可以包括外延层。在一个实施方式中，通过用n型杂质或p型杂质掺杂例如Si、Ge或SiGe以选择性地形成n掺杂半导体层或p掺杂半导体层，可以形成底部源极/漏极区160。例如通过离子注入可以将n型杂质或p型杂质掺杂到基板120中。p型杂质可以包括例如硼(B)或铝(Al)，并且n型杂质可以包括例如磷(P)或砷(As)。基板120的成分、离子能量或热处理条件可以确定底部源极/漏极区160的深度和宽度。在一个示例中，底部源极/漏极区160的宽度可以与相邻垂直沟道220之间的间隙基本相同。然而，本专利技术不限于此。在另一个示例中，底部源极/漏极区160的宽度可以大于相邻垂直沟道220之间的间隙。垂直沟道220可以形成在底部源极/漏极区160上。垂直沟道220可以包括例如半导体材料。例如，垂直沟道220可以包括Si、G本文档来自技高网...

【技术保护点】
1.一种用于制造半导体器件的方法，所述方法包括：在基板上形成第一垂直结构和第二垂直结构，所述第二垂直结构紧邻所述第一垂直结构定位；在所述基板上在所述第一垂直结构和所述第二垂直结构之间形成底部源极/漏极区；在所述第一垂直结构和所述第二垂直结构之间在所述基板上形成绝缘层；在所述第一垂直结构和所述第二垂直结构上形成栅极金属；去除在所述第一垂直结构和所述第二垂直结构之间的部分的所述栅极金属和所述绝缘层；去除在所述第一垂直结构和所述第二垂直结构之间的部分的所述基板以形成沟槽；和使用氧化物或氮化物填充所述沟槽，其中去除所述部分的所述基板发生在所述栅极金属形成在所述第一垂直结构和所述第二垂直结构上之后。

【技术特征摘要】
2017.04.26 US 62/490,314;2017.12.26 US 15/854,3111.一种用于制造半导体器件的方法，所述方法包括：在基板上形成第一垂直结构和第二垂直结构，所述第二垂直结构紧邻所述第一垂直结构定位；在所述基板上在所述第一垂直结构和所述第二垂直结构之间形成底部源极/漏极区；在所述第一垂直结构和所述第二垂直结构之间在所述基板上形成绝缘层；在所述第一垂直结构和所述第二垂直结构上形成栅极金属；去除在所述第一垂直结构和所述第二垂直结构之间的部分的所述栅极金属和所述绝缘层；去除在所述第一垂直结构和所述第二垂直结构之间的部分的所述基板以形成沟槽；和使用氧化物或氮化物填充所述沟槽，其中去除所述部分的所述基板发生在所述栅极金属形成在所述第一垂直结构和所述第二垂直结构上之后。2.根据权利要求1所述的方法，其中通过干蚀刻去除所述部分的所述基板。3.根据权利要求1所述的方法，其中所述沟槽的上部分的宽度与所述第一垂直结构和所述第二垂直结构之间的间隙相同。4.根据权利要求1所述的方法，其中填充所述沟槽包括使用所述氧化物或所述氮化物填充所述沟槽，直到所述氧化物或所述氮化物的高度在所述基板的上表面之上。5.根据权利要求1所述的方法，其中形成所述栅极金属包括使用钨(W)、钴(Co)、铜(Cu)、钽(Ta)、钛(Ti)、钌(Ru)、铝(Al)、金属碳化物或金属氮化物中至少一个形成所述栅极金属。6.根据权利要求1所述的方法，其中所述绝缘层包括氮化物或氧化物中的一个。7.根据权利要求1所述的方法，还包括：去除在所述第一垂直结构和所述第二垂直结构之间的所述氧化物或所述氮化物；和在所述第一垂直结构和所述第二垂直结构之间形成所述栅极金属。8.根据权利要求7所述的方法，其中在所述基板的上表面之上的所述氧化物或所述氮化物通过干蚀刻或湿蚀刻被去除。9.根据权利要求1所述的方法，还包括：去除在所述第一垂直结构和所述第二垂直结构之间的所述氧化物或所述氮化物；和在所述沟槽中形成所述底部源极/漏极区。10.根据权利要求9所述的方法，其中所述底部源极/漏极区包括硅(Si)、锗(Ge)或硅锗(SiGe)。11.一种制造芯片的方法，所述方法包括：在基板上形成多个底部源极/漏极区；在所述基板上形成第一垂直结构、第二垂直结构和第三垂直结构，所述第一垂直结构、所述第二垂直结...

【专利技术属性】
技术研发人员：田炅烨，郑修然，崔在光，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR