半导体器件及其形成方法技术

一种半导体器件及其形成方法，其中方法包括：提供基底，所述基底上具有第一初始介质层，第一初始介质层中具有贯穿第一初始介质层的开口；在所述开口中形成金属栅电极，形成所述金属栅电极的方法包括：在所述开口中以及第一初始介质层上形成金属栅电极材料层；研磨金属栅电极材料层直至暴露出第一初始介质层的顶部表面；研磨金属栅电极材料层后，去除部分第一初始介质层，使第一初始介质层形成第一介质层，第一介质层的厚度小于第一初始介质层的厚度；形成贯穿第一介质层的源漏导电插塞，所述源漏导电插塞分别位于金属栅电极两侧。所述方法使半导体器件的电学性能得到提高。

【技术实现步骤摘要】
半导体器件及其形成方法
本专利技术涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。
技术介绍
MOS(金属-氧化物-半导体)晶体管，是现代集成电路中最重要的元件之一。MOS晶体管的基本结构包括：半导体衬底；位于半导体衬底表面的栅极结构，所述栅极结构包括：位于半导体衬底表面的栅介质层以及位于栅介质层表面的栅电极层；位于栅极结构两侧半导体衬底中的源漏掺杂区。随着半导体技术的发展，传统的平面式的MOS晶体管对沟道电流的控制能力变弱，造成严重的漏电流。鳍式场效应晶体管(FinFET)是一种新兴的多栅器件，它一般包括凸出于半导体衬底表面的鳍部，覆盖部分所述鳍部的顶部表面和侧壁的栅极结构，位于栅极结构两侧的鳍部中的源漏掺杂区。然而，无论是平面式的MOS晶体管还是鳍式场效应晶体管构成的半导体器件的电学性能均较差。
技术实现思路
本专利技术解决的问题是提供一种半导体器件及其形成方法，以提高半导体器件的电学性能。为解决上述问题，本专利技术提供一种半导体器件的形成方法，包括：提供基底，所述基底上具有第一初始介质层，第一初始介质层中具有贯穿第一初始介质层的开口；在所述开口中形成金属栅电极，形成所述金属栅电极的方法包括：在所述开口中以及第一初始介质层上形成金属栅电极材料层；研磨金属栅电极材料层直至暴露出第一初始介质层的顶部表面；研磨金属栅电极材料层后，去除部分第一初始介质层，使第一初始介质层形成第一介质层，第一介质层的厚度小于第一初始介质层的厚度；形成贯穿第一介质层的源漏导电插塞，所述源漏导电插塞分别位于金属栅电极两侧。可选的，研磨所述金属栅电极材料层的工艺包括化学机械研磨工艺。可选的，研磨所述金属栅电极材料层后且在去除部分第一初始介质层之前，第一初始介质层在垂直于基底顶部表面的方向上具有第一尺寸；所述第一介质层在垂直于基底顶部表面的方向上具有第二尺寸，第一尺寸和第二尺寸的差值为5nm～20nm。可选的，去除部分第一初始介质层的工艺为刻蚀工艺。可选的，去除部分第一初始介质层的工艺为干刻工艺；所述干刻蚀工艺的参数包括：采用的气体包括NF3、NH3和He，NF3的流量为50sccm～300sccm，NH3的流量为200sccm～600sccm，He的流量为200sccm～600sccm，源射频功率为10瓦～50瓦，腔室压强为3mtorr～20mtorr。可选的，所述第一初始介质层的材料包括氧化硅。可选的，所述金属栅电极和源漏导电插塞之间的距离为6纳米～72纳米。可选的，研磨所述金属栅电极材料层后，使金属栅电极材料层形成金属栅电极，所述金属栅电极的顶部表面和第一初始介质层的顶部表面齐平。可选的，形成所述金属栅电极材料层之前，所述开口侧壁还具有侧墙；所述金属栅电极材料层还位于侧墙上；研磨金属栅电极材料层直至暴露出第一初始介质层的顶部表面和侧墙的顶部表面；所述第一介质层的表面低于侧墙的顶部表面；形成所述金属栅电极的方法还包括：研磨金属栅电极材料层后，使金属栅电极材料层形成初始金属栅电极，所述初始金属栅电极的顶部表面与第一初始介质层和侧墙的顶部表面齐平；去除部分初始金属栅电极，使初始金属栅电极形成金属栅电极，金属栅电极的顶部表面低于侧墙的顶部表面；所述半导体器件的形成方法还包括：在形成所述源漏导电插塞之前，在所述开口中形成位于金属栅电极顶部表面的保护层。可选的，在去除部分初始金属栅电极之前，去除部分第一初始介质层。可选的，在去除部分初始金属栅电极之后，去除部分第一初始介质层。可选的，形成所述保护层后，去除部分第一初始介质层。可选的，去除部分第一初始介质层后，形成所述保护层。可选的，在形成所述保护层的过程中，形成位于第一介质层表面的中间层，中间层暴露出侧墙的顶部表面。可选的，形成所述保护层和所述中间层的方法包括：形成覆盖第一介质层、侧墙和金属栅电极的保护材料层；平坦化所述保护材料层直至暴露出侧墙的顶部表面，形成所述保护层和所述中间层。可选的，还包括：在形成所述源漏导电插塞之前，在所述中间层、侧墙和保护层上形成第二介质层；所述源漏导电插塞还贯穿所述中间层和中间层上的第二介质层；形成贯穿保护层和保护层上第二介质层的栅极导电插塞。可选的，所述中间层的介电常数大于第二介质层的介电常数，且所述中间层的介电常数大于第一介质层的介电常数。可选的，所述中间层和所述保护层的材料为氮化硅、氮氧化硅、氮碳氧化硅、氮硼氧化硅或氮碳硼氧硅；所述第一介质层和所述第二介质层的材料包括氧化硅。可选的，所述金属栅电极材料层包括功函数材料层和位于功函数材料层上的栅电极本体材料层，功函数材料层位于开口侧壁和底部、以及第一初始介质层上；所述金属栅电极包括位于所述开口中的功函数层和栅电极本体层，功函数层位于所述开口侧壁和底部，栅电极本体层位于功函数层上。本专利技术还提供一种采用上述任意一项方法所形成的半导体器件。与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术技术方案提供的半导体器件的形成方法中，尽管在研磨金属栅电极材料层的过程中容易将金属栅电极材料层的材料嵌入开口周围第一初始介质层的顶部表面，但是，由于研磨金属栅电极材料层后去除了部分第一初始介质层，因此在去除部分第一初始介质层的过程中会去除嵌入第一初始介质层中的金属栅电极材料层的材料。进而，形成贯穿第一介质层的源漏导电插塞后，避免源漏导电插塞和金属栅电极之间存在金属栅电极材料层的材料。因此当在金属栅电极和源漏导电插塞上分别施加电压后，避免源漏导电插塞和金属栅电极之间存在金属栅电极材料层的材料而引起金属栅电极和源漏导电插塞之间的电场强度较大，不易使金属栅电极和源漏导电插塞之间产生漏电。从而提高了半导体器件的电学性能。附图说明图1至图3是一种半导体器件形成过程的结构示意图；图4至图11是本专利技术一实施例中半导体器件形成过程的结构示意图。具体实施方式正如
技术介绍
所述，现有技术形成的半导体器件的电学性能较差。图1至图3是一种半导体器件形成过程的结构示意图。参考图1，提供基底，所述基底上具有第一介质层110，第一介质层110中具有贯穿第一介质层110的开口；在所述开口中以及第一介质层110上形成金属栅电极材料层120。参考图2，研磨金属栅电极材料层120直至暴露出第一介质层110的顶部表面，使金属栅电极材料层120形成初始栅电极121。参考图3，去除部分初始栅电极121(参考图2)，使初始栅电极121形成金属栅电极122，金属栅电极122的厚度小于初始栅电极121的厚度；在开口中形成位于金属栅电极122顶部表面的保护层130；在第一介质层110和保护层130上形成第二介质层140；形成贯穿第一介质层110和第二介质层140的源漏导电插塞150。第二介质层140和保护层130中用于形成位于与金属栅电极122连接的栅极导电插塞。然而，上述方法形成的半导体器件的电学性能较差，经研究发现，原因在于：在研磨金属栅电极材料层120时，为了完全去除第一介质层110顶部表面的金属栅电极材料层120，通常会进行一定的过研磨。过研磨工艺不仅研磨开口中的金属栅电极材料层120还研磨第一介质层110。由于第一介质层110的硬度相对于金属栅电极材料层120的硬度较小，因此过研磨工艺容易在第一介质层110的表面产生划伤，进而容易将金属栅电极材料层120的材料嵌本文档来自技高网...

【技术保护点】
1.一种半导体器件的形成方法，其特征在于，包括：提供基底，所述基底上具有第一初始介质层，第一初始介质层中具有贯穿第一初始介质层的开口；在所述开口中形成金属栅电极，形成所述金属栅电极的方法包括：在所述开口中以及第一初始介质层上形成金属栅电极材料层；研磨金属栅电极材料层直至暴露出第一初始介质层的顶部表面；研磨金属栅电极材料层后，去除部分第一初始介质层，使第一初始介质层形成第一介质层，第一介质层的厚度小于第一初始介质层的厚度；形成贯穿第一介质层的源漏导电插塞，所述源漏导电插塞分别位于金属栅电极两侧。

【技术特征摘要】
1.一种半导体器件的形成方法，其特征在于，包括：提供基底，所述基底上具有第一初始介质层，第一初始介质层中具有贯穿第一初始介质层的开口；在所述开口中形成金属栅电极，形成所述金属栅电极的方法包括：在所述开口中以及第一初始介质层上形成金属栅电极材料层；研磨金属栅电极材料层直至暴露出第一初始介质层的顶部表面；研磨金属栅电极材料层后，去除部分第一初始介质层，使第一初始介质层形成第一介质层，第一介质层的厚度小于第一初始介质层的厚度；形成贯穿第一介质层的源漏导电插塞，所述源漏导电插塞分别位于金属栅电极两侧。2.根据权利要求1所述的半导体器件的形成方法，其特征在于，研磨所述金属栅电极材料层的工艺包括化学机械研磨工艺。3.根据权利要求1所述的半导体器件的形成方法，其特征在于，研磨所述金属栅电极材料层后且在去除部分第一初始介质层之前，第一初始介质层在垂直于基底顶部表面的方向上具有第一尺寸；所述第一介质层在垂直于基底顶部表面的方向上具有第二尺寸，第一尺寸和第二尺寸的差值为5nm～20nm。4.根据权利要求1所述的半导体器件的形成方法，其特征在于，去除部分第一初始介质层的工艺为刻蚀工艺。5.根据权利要求4所述的半导体器件的形成方法，其特征在于，去除部分第一初始介质层的工艺为干刻工艺；所述干刻蚀工艺的参数包括：采用的气体包括NF3、NH3和He，NF3的流量为50sccm～300sccm，NH3的流量为200sccm～600sccm，He的流量为200sccm～600sccm，源射频功率为10瓦～50瓦，腔室压强为3mtorr～20mtorr。6.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第一初始介质层的材料包括氧化硅。7.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述金属栅电极和源漏导电插塞之间的距离为6纳米～72纳米。8.根据权利要求1所述的半导体器件的形成方法，其特征在于，研磨所述金属栅电极材料层后，使金属栅电极材料层形成金属栅电极，所述金属栅电极的顶部表面和第一初始介质层的顶部表面齐平。9.根据权利要求1所述的半导体器件的形成方法，其特征在于，形成所述金属栅电极材料层之前，所述开口侧壁还具有侧墙；所述金属栅电极材料层还位于侧墙上；研磨金属栅电极材料层直至暴露出第一初始介质层的顶部表面和侧墙的顶部表面；所述第一介质层的表面低于侧墙的顶部表面；形成所述金属栅电极的方法还包括：研磨金属栅电极材料层后，使金属栅电极材料层形成...

【专利技术属性】
技术研发人员：李勇，
申请(专利权)人：中芯国际集成电路制造北京有限公司，中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：北京,11