阵列基板制作方法及阵列基板、显示面板技术

本发明专利技术提供一种阵列基板及其制作方法，以及一种显示面板。通过对所述栅极材料层进行两次蚀刻得到栅极层，并对所述多晶硅材料层进行两次离子掺杂，以在不增加光罩的情况下，得到对应于不同的薄膜晶体管的不同长度的低掺杂区的所述多晶硅层，从而降低所述阵列基板及所述显示面板的制作成本。

【技术实现步骤摘要】
阵列基板制作方法及阵列基板、显示面板
本专利技术涉及显示
，尤其涉及一种阵列基板制作方法及阵列基板、显示面板。
技术介绍
多晶硅阵列基板由于有较高的载流子迁移率，被广泛应用于中小尺寸高分辨率的液晶显示面板(LCD)或者有机发光显示面板(OLED)中。在传统的多晶硅阵列基板中，为了有效提高多晶硅阵列基板中的TFT器件的可靠性，以降低TFT器件的水平或横向电场引起的热载流子效应，以及减少在负偏置条件下因过大的漏电流引起的如Crosstalk、flicker、对比度等光学显示不良，TFT器件的制备通常采用一道NPIMPMASK以及GE自对准技术形成低掺杂高阻抗的LDD区域(MASKLDD)，其作用等效在沟道两端串联上一个大电阻。多晶硅阵列基板包括有多种不同的薄膜晶体管(TFT)，用于实现不同的功能。对于不同的薄膜晶体管，其多晶硅层的低掺杂区的对应的长度不同。现有技术中，一般通过一道光罩对所述多晶硅层进行图案化，得到对应于不同的薄膜晶体管的不同长度的低掺杂区。但是，该制程会增加一道光罩，从而增加所述阵列基板的制造成本。
技术实现思路
本专利技术提供一种阵列基板制作方法及阵列基板，以及包含所述阵列基板的显示面板，在得到不同长度的低掺杂区的同时，不需要增加光罩，从而减少所述阵列基板的制造成本。所述阵列基板制作方法包括步骤：提供一基板，在所述基板上形成多晶硅材料层，对所述多晶硅材料层进行图案化，得到多晶硅图案层；所述多晶硅图案层包括第一多晶硅图案及第二多晶硅图案；在所述多晶硅图案层上依次形成栅极绝缘层及栅极材料层，通过第二道光罩图案化所述栅极材料层，得到栅极图案层；所述栅极图案层包括第一栅极图案、第二栅极图案，以及位于所述第二栅极图案的至少一侧的一个或多个间隔设置的辅助图案，所述第一栅极图案及所述第二栅极图案均包括第一部分及位于所述第一部分两侧的第二部分；所述第一栅极图案层叠于所述第一多晶硅图案上，且在垂直于所述基板方向上部分覆盖所述第一多晶硅图案；所述第二栅极图案及所述辅助图案层叠于所述第二多晶硅图案上，且在垂直于所述基板方向上部分覆盖所述第二多晶硅图案；从所述栅极图案层一侧对所述多晶硅图案层进行重掺杂，所述第一多晶硅图案未被所述第一栅极图案覆盖的区域掺杂形成高掺杂区；所述第二多晶硅图案层未被所述第二栅极图案及辅助图案覆盖的区域掺杂形成高掺杂区；对所述栅极图案层进行刻蚀，以刻蚀掉所述辅助图案，并将所述第一栅极图案的第二部分刻蚀掉以得到第一栅极，将所述第二栅极图案的第二部分刻蚀掉以得到第二栅极，所述第一栅极及所述第二栅极均位于栅极层；从所述栅极层一侧对所述多晶硅图案层进行轻掺杂，以将所述第一栅极图案的第二部分对应的区域形成所述第一多晶硅图案的低掺杂区，将所述第二栅极图案的第二部分对应的区域及所述辅助图案覆盖的区域形成所述第二多晶硅图案的低掺杂区；所述第一栅极对应的区域形成所述第一多晶硅图案的沟道区，所述第二栅极对应的区域形成所述第二多晶硅图案的沟道区。其中，得到第一多晶硅图案及第二多晶硅图案后还包括步骤：在所述栅极层及未被栅极层覆盖的栅极绝缘层上形成平坦层，并在所述平坦层上形成像素电极及信号走线，将所述像素电极通过过孔与所述第一多晶硅图案的沟道区一侧的高掺杂区电连接，并将所述信号走线与未电连接所述像素电极的第一多晶硅图案的高掺杂区，以及所述第二多晶硅层的沟道区两侧远离所述沟道区的高掺杂区电连接。其中，在所述基板上形成多晶硅材料层前，还包括步骤：在所述基板上形成缓冲层，所述缓冲层位于所述基板与多晶硅材料层之间。其中，在所述基板上形成缓冲层前，还包括步骤：在所述基板上形成遮光材料层，图案化所述遮光材料层得到遮光层，所述遮光层包括多个间隔阵列设置的遮光区，每个所述遮光区在所述多晶硅材料层上的正投影覆盖所述第一多晶硅图案的沟道区。其中，通过GE自对准技术及离子掺杂技术对进行所述重掺杂及所述轻掺杂，以得到所述高掺杂区及低掺杂区。所述阵列基板包括第一薄膜晶体及第二薄膜晶体管；所述第一薄膜晶体管包括第一多晶硅层，所述第二薄膜晶体管包括第二多晶硅层；所述第一多晶硅层与所述第二多晶硅层位于同一层；所述第一多晶硅层及第二多晶硅层均包括沟道区、低掺杂区及高掺杂区，所述沟道区的两侧均设有所述低掺杂区及所述高掺杂区；所述第一多晶硅层的沟道区的两侧均包括一低掺杂区及一高掺杂区，所述低掺杂区位于所述沟道区与所述高掺杂区之间；所述第二多晶硅层的所述沟道区的至少一侧包括至少两个低掺杂区及至少两个高掺杂区，所述高掺杂区与所述低掺杂区交替设置，且所述低掺杂区相对所述高掺杂区靠近所述沟道区；所述第一多晶硅层的所述低掺杂区的长度与所述第二多晶硅层的所述至少两个低掺杂区中靠近所述沟道区的一个所述低掺杂区的长度相同。其中，所述第一多晶硅层上依次层叠有第一栅极绝缘层、第一栅极；所述第二多晶硅层上依次层叠有第二栅极绝缘层、第二栅极；所述第一栅极绝缘层与第二栅极绝缘层位于同一层并连接；所述第一栅极与所述第二栅极位于同一层并间隔设置；所述第一栅极在所述第一多晶硅层上的垂直于所述第一多晶硅层的投影覆盖所述第一栅极；所述第二栅极在所述第二多晶硅层上的垂直于所述第二多晶硅层的投影覆盖所述第二栅极。其中，所述第一多晶硅层和/或所述第二多晶硅层为U形多晶硅层或者方块形多晶硅层。其中，所述第一薄膜晶体管及所述第二薄膜晶体管的沟道区两侧的所述低掺杂区及所述高掺杂区均对称设置。所述显示面板包括所述阵列基板。本专利技术通过对所述栅极材料层进行两次蚀刻得到栅极层，并对所述多晶硅材料层进行两次离子掺杂，以在不增加光罩的情况下，得到对应于不同的薄膜晶体管的不同长度的低掺杂区的所述多晶硅层。具体的，由于本专利技术中，所述第二多晶硅层的所述低掺杂区包括所述辅助图案对应的区域，以及所述第二栅极图案形成所述第二栅极而蚀刻掉的部分对应的区域；而所述第一多晶硅层的低掺杂区仅包括所述第一栅极图案形成所述第一栅极而蚀刻掉的部分对应的区域。并且，由于进行第二次蚀刻时，对所述第一栅极图案及所述第二栅极的蚀刻时间相同，从而所述第一栅极图案及所述第二栅极图案被蚀刻掉的部分的大小相同，因此，本专利技术的所述第二多晶硅层的所述低掺杂区的长度大于所述第一多晶硅层的的所述低掺杂区的长度。从而实现在不增加光罩的情况下，得到对应于不同的薄膜晶体管的不同长度的低掺杂区。附图说明为更清楚地阐述本专利技术的构造特征和功效，下面结合附图与具体实施例来对其进行详细说明。图1是本专利技术实施例的阵列基板的截面示意图；图2是本专利技术实施例的所述阵列基板的制作流程图；图3-图7是本专利技术实施例的所述阵列基板的制作流程的各步骤的截面图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述。其中，附图仅用于示例性说明，表示的仅是示意图，不能理解为对本专利的限制。本专利技术提供一种显示面板，用于进行画面显示。所述显示面板可以为液晶显示面板(LCD显示面板)或者发光二极管显示面板(OLED显示面板)。所述显示面板包括阵列基板。并且，当所述显示面板为液晶显示面板时，所述显示面板还包括与所述阵列基板相对的彩膜基板，以及位于所述阵列基板与彩膜基板之间的液晶层；当所述显示面板为发光二极管显示面板时，所述显示面板还包括设于阵列基板上的发光层及本文档来自技高网...

【技术保护点】
1.一种阵列基板制作方法，其特征在于，包括步骤：提供一基板，在所述基板上形成多晶硅材料层，对所述多晶硅材料层进行图案化，得到多晶硅图案层；所述多晶硅图案层包括第一多晶硅图案及第二多晶硅图案；在所述多晶硅图案层上依次形成栅极绝缘层及栅极材料层，通过第二道光罩图案化所述栅极材料层，得到栅极图案层；所述栅极图案层包括第一栅极图案、第二栅极图案，以及位于所述第二栅极图案的至少一侧的一个或多个间隔设置的辅助图案，所述第一栅极图案及所述第二栅极图案均包括第一部分及位于所述第一部分两侧的第二部分；所述第一栅极图案层叠于所述第一多晶硅图案上，且在垂直于所述基板方向上部分覆盖所述第一多晶硅图案；所述第二栅极图案及所述辅助图案层叠于所述第二多晶硅图案上，且在垂直于所述基板方向上部分覆盖所述第二多晶硅图案；从所述栅极图案层一侧对所述多晶硅图案层进行重掺杂，所述第一多晶硅图案未被所述第一栅极图案覆盖的区域掺杂形成高掺杂区；所述第二多晶硅图案层未被所述第二栅极图案及辅助图案覆盖的区域掺杂形成高掺杂区；对所述栅极图案层进行刻蚀，以刻蚀掉所述辅助图案，并将所述第一栅极图案的第二部分刻蚀掉以得到第一栅极，将所述第二栅极图案的第二部分刻蚀掉以得到第二栅极，所述第一栅极及所述第二栅极均位于栅极层；从所述栅极层一侧对所述多晶硅图案层进行轻掺杂，以将所述第一栅极图案的第二部分对应的区域形成所述第一多晶硅图案的低掺杂区，将所述第二栅极图案的第二部分对应的区域及所述辅助图案覆盖的区域形成所述第二多晶硅图案的低掺杂区；所述第一栅极对应的区域形成所述第一多晶硅图案的沟道区，所述第二栅极对应的区域形成所述第二多晶硅图案的沟道区。...

【技术特征摘要】
1.一种阵列基板制作方法，其特征在于，包括步骤：提供一基板，在所述基板上形成多晶硅材料层，对所述多晶硅材料层进行图案化，得到多晶硅图案层；所述多晶硅图案层包括第一多晶硅图案及第二多晶硅图案；在所述多晶硅图案层上依次形成栅极绝缘层及栅极材料层，通过第二道光罩图案化所述栅极材料层，得到栅极图案层；所述栅极图案层包括第一栅极图案、第二栅极图案，以及位于所述第二栅极图案的至少一侧的一个或多个间隔设置的辅助图案，所述第一栅极图案及所述第二栅极图案均包括第一部分及位于所述第一部分两侧的第二部分；所述第一栅极图案层叠于所述第一多晶硅图案上，且在垂直于所述基板方向上部分覆盖所述第一多晶硅图案；所述第二栅极图案及所述辅助图案层叠于所述第二多晶硅图案上，且在垂直于所述基板方向上部分覆盖所述第二多晶硅图案；从所述栅极图案层一侧对所述多晶硅图案层进行重掺杂，所述第一多晶硅图案未被所述第一栅极图案覆盖的区域掺杂形成高掺杂区；所述第二多晶硅图案层未被所述第二栅极图案及辅助图案覆盖的区域掺杂形成高掺杂区；对所述栅极图案层进行刻蚀，以刻蚀掉所述辅助图案，并将所述第一栅极图案的第二部分刻蚀掉以得到第一栅极，将所述第二栅极图案的第二部分刻蚀掉以得到第二栅极，所述第一栅极及所述第二栅极均位于栅极层；从所述栅极层一侧对所述多晶硅图案层进行轻掺杂，以将所述第一栅极图案的第二部分对应的区域形成所述第一多晶硅图案的低掺杂区，将所述第二栅极图案的第二部分对应的区域及所述辅助图案覆盖的区域形成所述第二多晶硅图案的低掺杂区；所述第一栅极对应的区域形成所述第一多晶硅图案的沟道区，所述第二栅极对应的区域形成所述第二多晶硅图案的沟道区。2.如权利要求1的阵列基板制作方法，其特征在于，得到第一多晶硅图案及第二多晶硅图案后还包括步骤：在所述栅极层及未被栅极层覆盖的栅极绝缘层上形成平坦层，并在所述平坦层上形成像素电极及信号走线，将所述像素电极通过过孔与所述第一多晶硅图案的沟道区一侧的高掺杂区电连接，并将所述信号走线与未电连接所述像素电极的第一多晶硅图案的高掺杂区，以及所述第二多晶硅层的沟道区两侧远离所述沟道区的高掺杂区电连接。3.如权利要求1的阵列基板制作方法，其特征在于，在所述基板上形成多晶硅材料层前，还包括步骤：在...

【专利技术属性】
技术研发人员：李立胜，
申请(专利权)人：武汉华星光电技术有限公司，
类型：发明
国别省市：湖北,42