一种半导体器件及其制造方法技术

技术编号:19431365 阅读:4 留言:0更新日期:2018-11-14 11:50
本发明专利技术提供一种半导体器件及其制造方法,所述方法包括:提供半导体衬底,在所述半导体衬底中形成有浅沟槽隔离结构以及通过所述浅沟槽隔离结构相隔离的若干有源区,所述浅沟槽隔离结构中形成有位线空气隙,所述有源区的半导体衬底上形成有浮栅;在所述浮栅上形成隔离层;在所述隔离层上形成控制栅,所述浮栅、所述隔离层及所述控制栅共同构成层叠栅结构;形成覆盖所述层叠栅结构的层间介电层,所述层间介电层使得所述层叠栅结构之间形成有字线空气隙。本发明专利技术提供的半导体器件的制造方法,可以同时形成字线空气隙与位线空气隙,从而降低字线之间与位线之间的干扰,提高半导体器件的性能。

【技术实现步骤摘要】
一种半导体器件及其制造方法
本专利技术涉及半导体
,具体而言涉及一种半导体器件及其制造方法。
技术介绍
随着半导体制程技术的发展,在存储装置方面已开发出存取速度较快的快闪存储器(flashmemory)。快闪存储器具有可多次进行信息的存入、读取和擦除等动作,且存入的信息在断电后也不会消失的特性,因此,快闪存储器已成为个人电脑和电子设备所广泛采用的一种非易失性存储器。而NAND(与非门)快速存储器由于具有大存储容量和相对高的性能,广泛用于读/写要求较高的领域。近来,NAND快闪存储器芯片的容量已经达到8GB/16GB,并且尺寸迅速增加。已经开发出基于NAND快闪存储器芯片的固态硬盘,并在便携计算机中用作存储设备。因此,近年来,NAND快闪存储器广泛用作嵌入式系统中的存储设备,也用作个人计算机系统中的存储设备。在半导体存储器一般包括存储单元阵列和外围逻辑电路,通常,存储单元阵列由相互正交的位线(BL)和字线(WL)构成,其中位线往往为通过离子注入工艺形成于半导体衬底中的埋设层,字线则是条状分布的多晶硅栅极阵列。随着半导体集成电路工艺的快速发展,半导体器件的集成度日益增加,特征尺寸日益缩小,字线之间和位线之间的干扰问题普遍存在于NAND快闪存储器中。干扰越大,器件的循环周期/读写次数就越小。因此,为了解决上述问题,有必要提出一种新的半导体器件及其制造方法。
技术实现思路

技术实现思路
部分中引入了一系列简化形式的概念,这将在具体实施方式部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征,更不意味着试图确定所要求保护的技术方案的保护范围。针对现有技术的不足,本专利技术提供一种半导体器件的制造方法,所述方法包括:提供半导体衬底,在所述半导体衬底中形成有浅沟槽隔离结构以及通过所述浅沟槽隔离结构相隔离的若干有源区,所述浅沟槽隔离结构中形成有位线空气隙,所述有源区的半导体衬底上形成有浮栅;在所述浮栅上形成隔离层;在所述隔离层上形成控制栅,所述浮栅、所述隔离层及所述控制栅共同构成层叠栅结构;形成覆盖所述层叠栅结构的层间介电层,所述层间介电层使得所述层叠栅结构之间形成有字线空气隙。示例性地,所述位线空气隙的形成方法包括:刻蚀所述浅沟槽隔离结构,以形成凹槽;形成覆盖所述凹槽顶部的覆盖层,以密封所述凹槽。示例性地,在形成所述隔离层的步骤之前,还包括在相邻的所述浮栅之间形成保护层的步骤,所述隔离层还形成于所述保护层上。示例性地,所述控制栅的形成方法包括:在所述隔离层上形成控制栅材料层;刻蚀所述控制栅材料层,以形成控制栅,所述刻蚀不打开所述位线空气隙。示例性地,在形成所述控制栅的步骤之后,还包括在所述层叠栅结构上形成间隙壁的步骤,其中所述间隙壁暴露所述控制栅的顶部及部分侧壁。示例性地,所述间隙壁的形成方法包括:在所述层叠栅结构上形成间隙壁材料层;形成包围所述间隙壁材料层顶部的缓冲层;形成覆盖所述间隙壁材料层及所述缓冲层的牺牲层,所述牺牲层具有空隙;使用干法刻蚀去除位于所述空隙上方的所述牺牲层、所述缓冲层及位于所述缓冲层下方的所述间隙壁材料层,并使用湿法刻蚀去除剩余的所述牺牲层,从而形成所述间隙壁。示例性地,所述间隙壁材料层包括通过热氧化法形成的致密氧化物。示例性地,还包括形成与暴露的所述控制栅相接触的金属硅化物的步骤。示例性地,所述浮栅与所述半导体衬底之间形成有隧穿氧化层。示例性地,所述隧穿氧化层的形成方法为热氧化法。示例性地,所述保护层为氧化物层。示例性地,所述半导体器件为NAND快闪存储器。本专利技术还提供一种半导体器件,包括:半导体衬底,在所述半导体衬底中形成有浅沟槽隔离结构以及通过所述浅沟槽隔离结构相隔离的若干有源区,所述浅沟槽隔离结构中形成有位线空气隙;形成于所述有源区的半导体衬底上的层叠栅结构,所述层叠栅结构包括由下至上依次层叠的浮栅、隔离层及控制栅;覆盖所述层叠栅结构的层间介电层,在所述层叠栅结构之间的所述层间介电层中形成有字线空气隙。示例性地,所述半导体器件为NAND快闪存储器。本专利技术提供的半导体器件的制造方法,可以同时形成字线空气隙与位线空气隙,从而降低字线之间与位线之间的干扰,提高半导体器件的性能。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述,用来解释本专利技术的原理。附图中:图1示出了本专利技术一个实施例提供的半导体器件的制造方法的工艺流程图。图2A-2J为根据本专利技术一个实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图。具体实施方式在下文的描述中,给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而,对于本领域技术人员而言显而易见的是,本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本专利技术发生混淆,对于本领域公知的一些技术特征未进行描述。应当理解的是,本专利技术能够以不同形式实施,而不应当解释为局限于这里提出的实施例。相反地,提供这些实施例将使公开彻底和完全,并且将本专利技术的范围完全地传递给本领域技术人员。在附图中,为了清楚,层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。应当明白,当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时,其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层,或者可以存在居间的元件或层。相反,当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时,则不存在居间的元件或层。应当明白,尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分,这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此,在不脱离本专利技术教导之下,下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等,在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白,除了图中所示的取向以外,空间关系术语意图还包括使用和操作中的器件的不同取向。例如,如果附图中的器件翻转,然后,描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此,示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。在此使用的术语的目的仅在于描述具体实施例并且不作为本专利技术的限制。在此使用时,单数形式的“一”、“一个”和“所述/该”也意图包括复数形式,除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”,当在该说明书中使用时,确定所述特征、整数、步骤、操作、元件和/或部件的存在,但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时,术语“和/或”包括相关所列项目的任何及所有组合。这里参考作为本专利技术的理想实施例(和中间结构)的示意图的横截面图来描述专利技术的实施例。这样,可以预期本文档来自技高网...

【技术保护点】
1.一种半导体器件的制造方法,其特征在于,所述方法包括:提供半导体衬底,在所述半导体衬底中形成有浅沟槽隔离结构以及通过所述浅沟槽隔离结构相隔离的若干有源区,所述浅沟槽隔离结构中形成有位线空气隙,所述有源区的半导体衬底上形成有浮栅;在所述浮栅上形成隔离层;在所述隔离层上形成控制栅,所述浮栅、所述隔离层及所述控制栅共同构成层叠栅结构;形成覆盖所述层叠栅结构的层间介电层,所述层间介电层使得所述层叠栅结构之间形成有字线空气隙。

【技术特征摘要】
1.一种半导体器件的制造方法,其特征在于,所述方法包括:提供半导体衬底,在所述半导体衬底中形成有浅沟槽隔离结构以及通过所述浅沟槽隔离结构相隔离的若干有源区,所述浅沟槽隔离结构中形成有位线空气隙,所述有源区的半导体衬底上形成有浮栅;在所述浮栅上形成隔离层;在所述隔离层上形成控制栅,所述浮栅、所述隔离层及所述控制栅共同构成层叠栅结构;形成覆盖所述层叠栅结构的层间介电层,所述层间介电层使得所述层叠栅结构之间形成有字线空气隙。2.根据权利要求1所述的制造方法,其特征在于,所述位线空气隙的形成方法包括:刻蚀所述浅沟槽隔离结构,以形成凹槽;形成覆盖所述凹槽顶部的覆盖层,以密封所述凹槽。3.根据权利要求1所述的制造方法,其特征在于,在形成所述隔离层的步骤之前,还包括在相邻的所述浮栅之间形成保护层的步骤,所述隔离层还形成于所述保护层上。4.根据权利要求1所述的制造方法,其特征在于,所述控制栅的形成方法包括:在所述隔离层上形成控制栅材料层;刻蚀所述控制栅材料层,以形成控制栅,所述刻蚀不打开所述位线空气隙。5.根据权利要求1所述的制造方法,其特征在于,在形成所述控制栅的步骤之后,还包括在所述层叠栅结构上形成间隙壁的步骤,其中所述间隙壁暴露所述控制栅的顶部及部分侧壁。6.根据权利要求5所述的制造方法,其特征在于,所述间隙壁的形成方法包括:在所述层叠栅结构上形成间隙壁材料层;形成包围所述间隙壁材料层顶部的缓冲层...

【专利技术属性】
技术研发人员:韩亮周朝锋李晓波
申请(专利权)人:中芯国际集成电路制造上海有限公司中芯国际集成电路制造北京有限公司
类型:发明
国别省市:上海,31

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1