半导体器件制造技术

公开了一种半导体器件，其包括：第一有源图案和第二有源图案，第一有源图案和第二有源图案在衬底上在第一方向上延伸并且在交叉第一方向的第二方向上彼此间隔开；第一栅极结构，其跨越第一有源图案和第二有源图案延伸；第二栅极结构，其与第一栅极结构间隔开；以及节点接触，其在第一栅极结构与第二栅极结构之间，将第一有源图案和第二有源图案彼此电连接。节点接触包括与第一有源图案相邻的第一端和与第二有源图案相邻的第二端。节点接触的第二端在第一方向上相对于节点接触的第一端偏移，从而距离第二栅极结构比距离第一栅极结构更近。

【技术实现步骤摘要】
半导体器件
本专利技术构思涉及半导体器件，更具体地，涉及包括SRAM单元的半导体器件。
技术介绍
半导体器件由于其小尺寸、多功能和/或低制造成本而广泛用于电子工业中。半导体器件可以在其至少部分上包括存储逻辑数据的存储单元。存储单元可以包括非易失性存储单元和易失性存储单元。非易失性存储单元的特征在于，即使当其电源中断时也能够保持其存储的数据。例如，闪速存储单元、相变存储单元和磁存储单元都是非易失性存储单元的示例。易失性存储单元的特征在于，当电源中断时丢失其存储的数据。例如，静态随机存取存储(SRAM)单元和动态随机存取存储(DRAM)单元都是易失性存储单元的示例。与DRAM单元相比，SRAM单元通常具有低功耗和高操作速度。SRAM单元可以在相邻的栅极结构之间配置有节点接触。通常，节点接触以大致相同的距离与相邻的栅极结构间隔开。节点接触通常仅被设计为电连接到两个相邻的栅极结构中的一个。然而，在高度集成的存储器件中，节点接触与相邻的栅极结构之间的边距可能较小，这会增大节点接触与相邻的栅极结构之间电短路的风险。
技术实现思路
本专利技术构思的实施方式提供针对高集成度而优化的半导体器件。本专利技术构思的实施方式提供具有改善的电特性的半导体器件。根据本专利技术构思的示例性实施方式，一种半导体器件可以包括：第一有源图案和第二有源图案，第一有源图案和第二有源图案在衬底上在第一方向上延伸并且在交叉第一方向的第二方向上彼此间隔开；第一栅极结构，其跨越第一有源图案和第二有源图案延伸；第二栅极结构，其与第一栅极结构间隔开；以及节点接触，其在第一栅极结构与第二栅极结构之间，将第一有源图案和第二有源图案彼此电连接。节点接触可以包括与第一有源图案相邻的第一端和与第二有源图案相邻的第二端。节点接触的第二端可以在第一方向上相对于节点接触的第一端偏移，从而距离第二栅极结构比距离第一栅极结构更近。根据本专利技术构思的示例性实施方式，一种半导体器件可以包括：第一有源图案和第二有源图案，第一有源图案和第二有源图案在衬底上在第一方向上延伸并且在交叉第一方向的第二方向上彼此间隔开；第一栅极结构，其跨越第一有源图案和第二有源图案延伸；以及节点接触，其在第一栅极结构的一侧上并且将第一有源图案和第二有源图案彼此电连接。节点接触可以包括与第一有源图案相邻的第一端和与第二有源图案相邻的第二端。节点接触的第一端可以与第一栅极结构间隔开第一距离。节点接触的第二端可以与第一栅极结构间隔开大于第一距离的第二距离。根据本专利技术构思的示例性实施方式，一种半导体器件可以包括：在衬底上的第一栅极结构；在第一方向上与第一栅极结构间隔开的第二栅极结构；在第一方向上与第一栅极结构间隔开的第三栅极结构；以及节点接触，其在第一栅极结构与第二栅极结构之间以及在第一栅极结构与第三栅极结构之间。第二栅极结构和第三栅极结构可以在交叉第一方向的第二方向上彼此对准。节点接触可以包括在第一栅极结构与第三栅极结构之间的第一端以及在第一栅极结构与第二栅极结构之间的第二端。节点接触的第二端可以在第一方向上相对于节点接触的第一端偏移，从而距离第二栅极结构比距离第一栅极结构更近。注意，本专利技术构思的关于一个实施方式描述的方面可以被并入不同的实施方式中，尽管未关于其具体地描述。就是说，所有实施方式和/或任何实施方式的特征能以任何方式和/或组合被组合。本专利技术构思的这些及另外的方面在下面陈述的说明书中被详细描述。附图说明图1是根据本专利技术构思的示例性实施方式的半导体器件的单位存储单元的等效电路图。图2是示出根据本专利技术构思的示例性实施方式的半导体器件的俯视图。图3是与图2的部分A对应的放大图。图4A至图4D是沿图2的线I-I'、II-II'、III-III'和IV-IV'截取的剖视图。图5A至图9A是与图2的线I-I'对应的剖视图，示出根据本专利技术构思的示例性实施方式的制造半导体器件的方法。图5B至图9B是与图2的线II-II'对应的剖视图，示出根据本专利技术构思的示例性实施方式的制造半导体器件的方法。图5C至图9C是与图2的线III-III'对应的剖视图，示出根据本专利技术构思的示例性实施方式的制造半导体器件的方法。图5D至图9D是与图2的线IV-IV'对应的剖视图，示出根据本专利技术构思的示例性实施方式的制造半导体器件的方法。图10是示出根据本专利技术构思的示例性实施方式的半导体器件的俯视图。图11是沿图10的线II-II'截取的剖视图。图12是示出根据本专利技术构思的示例性实施方式的半导体器件的俯视图。图13是沿图12的线II-II'截取的剖视图。图14是示出根据本专利技术构思的示例性实施方式的半导体器件的俯视图。图15是与图14中所示的部分B对应的放大图。图16是沿图14的线V-V'截取的剖视图。图17是示出根据本专利技术构思的示例性实施方式的半导体器件的俯视图。具体实施方式在下文中，将结合附图详细描述本专利技术构思的实施方式。本专利技术构思的一些实施方式基于以下认识：诸如SRAM单元的半导体器件可以在两个相邻的栅极结构之间配置有节点接触。节点接触可以电连接到两个相邻的栅极结构中的一个，以这样的方式使得电连接到两个栅极结构中的一个的节点接触的一端相对于节点接触的另一端在朝向其连接到的栅极结构的方向上偏移。通过减小节点接触与其电连接到的栅极结构之间的距离并增大节点接触与其未电连接到的栅极结构之间的距离，可以降低两个栅极结构之间短路的可能性。图1是示出根据本专利技术构思的示例性实施方式的半导体器件的单位存储单元的等效电路图。参照图1，半导体器件可以包括SRAM单元。SRAM单元可以包括第一上拉晶体管TU1、第一下拉晶体管TD1、第二上拉晶体管TU2、第二下拉晶体管TD2、第一存取晶体管TA1和第二存取晶体管TA2。第一上拉晶体管TU1和第二上拉晶体管TU2可以是PMOS晶体管。第一下拉晶体管TD1和第二下拉晶体管TD2以及第一存取晶体管TA1和第二存取晶体管TA2可以是NMOS晶体管。第一上拉晶体管TU1和第一下拉晶体管TD1可以每个具有连接到第一节点N1的第一源极/漏极。第一上拉晶体管TU1可以具有连接到电源线Vcc的第二源极/漏极，第一下拉晶体管TD1可以具有连接到地线Vss的第二源极/漏极。第一上拉晶体管TU1和第一下拉晶体管TD1可以使它们的栅极彼此电连接。第一上拉晶体管TU1和第一下拉晶体管TD1可以构成第一反相器。第一反相器可以具有与第一上拉晶体管TU1和第一下拉晶体管TD1的相连接的栅极对应的输入端子、以及与第一节点N1对应的输出端子。第二上拉晶体管TU2和第二下拉晶体管TD2可以每个具有连接到第二节点N2的第一源极/漏极。第二上拉晶体管TU2可以具有连接到电源线Vcc的第二源极/漏极，第二下拉晶体管TD2可以具有连接到地线Vss的第二源极/漏极。第二上拉晶体管TU2和第二下拉晶体管TD2可以使它们的栅极彼此电连接。第二上拉晶体管TU2和第二下拉晶体管TD2可以构成第二反相器。第二反相器可以具有与第二上拉晶体管TU2和第二下拉晶体管TD2的相连接的栅极对应的输入端子、以及与第二节点N2对应的输出端子。第一反相器和第二反相器可以相互连接而构成锁存结构(latchstructure)。在该构造中，第一上拉晶体管TU1和第一下拉晶体管TD1的栅极可以电连接到本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：第一有源图案和第二有源图案，其在衬底上在第一方向上延伸并且在交叉所述第一方向的第二方向上彼此间隔开；第一栅极结构，其跨越所述第一有源图案和所述第二有源图案延伸；第二栅极结构，其与所述第一栅极结构间隔开；以及节点接触，其在所述第一栅极结构与所述第二栅极结构之间，将所述第一有源图案和所述第二有源图案彼此电连接，其中所述节点接触包括与所述第一有源图案相邻的第一端和与所述第二有源图案相邻的第二端，所述节点接触的所述第二端在所述第一方向上相对于所述节点接触的所述第一端偏移，从而距离所述第二栅极结构比距离所述第一栅极结构更近。

【技术特征摘要】
2017.04.27 KR 10-2017-00545671.一种半导体器件，包括：第一有源图案和第二有源图案，其在衬底上在第一方向上延伸并且在交叉所述第一方向的第二方向上彼此间隔开；第一栅极结构，其跨越所述第一有源图案和所述第二有源图案延伸；第二栅极结构，其与所述第一栅极结构间隔开；以及节点接触，其在所述第一栅极结构与所述第二栅极结构之间，将所述第一有源图案和所述第二有源图案彼此电连接，其中所述节点接触包括与所述第一有源图案相邻的第一端和与所述第二有源图案相邻的第二端，所述节点接触的所述第二端在所述第一方向上相对于所述节点接触的所述第一端偏移，从而距离所述第二栅极结构比距离所述第一栅极结构更近。2.根据权利要求1所述的半导体器件，其中所述节点接触的所述第一端与所述第一栅极结构间隔开第一距离，所述节点接触的所述第二端与所述第一栅极结构间隔开大于所述第一距离的第二距离。3.根据权利要求2所述的半导体器件，其中所述节点接触的所述第二端与所述第二栅极结构间隔开小于所述第一距离和所述第二距离的第三距离。4.根据权利要求2所述的半导体器件，还包括第三栅极结构，其隔着所述节点接触与所述第一栅极结构间隔开并且跨越所述第一有源图案延伸，其中所述节点接触的所述第一端与所述第三栅极结构间隔开所述第一距离。5.根据权利要求1所述的半导体器件，其中在所述半导体器件的俯视图中，所述节点接触具有在所述第二方向上延伸的弯曲线形状。6.根据权利要求1所述的半导体器件，还包括在所述第二栅极结构上的栅极接触，其中所述栅极接触连接到所述节点接触。7.根据权利要求6所述的半导体器件，其中所述第二栅极结构通过所述栅极接触和所述节点接触电连接到所述第一有源图案和所述第二有源图案。8.根据权利要求6所述的半导体器件，其中所述栅极接触包括与所述节点接触的材料相同的材料。9.根据权利要求6所述的半导体器件，其中所述栅极接触相对于所述衬底具有与所述节点接触的顶表面的高度相同的高度的顶表面。10.根据权利要求1所述的半导体器件，其中所述第一有源图案和所述第二有源图案具有彼此不同的导电类型。11.一种半导体器件，包括：第一有源图案和第二有源图案，其在衬底上在第一方向上延伸并且在交叉所述第一方向的第二方向上彼此间隔开；第一栅极结构，其跨越所述第一有源图案和所述第二有源图案延伸；以及节点接触，其在所述第一栅极结构的一侧上，将所述第一有源图案和所述第二有源图案彼此电连接，其中所述节点接触包括与所述第一...

【专利技术属性】
技术研发人员：金商瑛，李炯宗，裵德汉，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR