半导体结构和形成集成电路结构的方法技术

本发明专利技术提供了半导体结构的一个实施例。半导体结构包括鳍型有源区，从半导体衬底突出；栅极堆叠件，设置在鳍型有源区上；源极/漏极部件，形成在鳍型有源区中并且设置在栅极堆叠件的一侧上；伸长的接触部件，接合在源极/漏极部件上；以及介电材料层，设置在伸长的接触部件的侧壁上并且不设置在伸长的接触部件的端部上。本发明专利技术的实施例还涉及形成集成电路结构的方法。

【技术实现步骤摘要】
半导体结构和形成集成电路结构的方法
本专利技术的实施例涉及半导体结构和形成集成电路结构的方法。
技术介绍
集成电路已经进展为具有更小的部件尺寸的先进的技术，诸如32nm、28nm和20nm。在这些先进的技术中，栅极节距(间距)持续缩小并且因此引起接触件至栅极的桥接问题。此外，通常期望具有鳍型有源区的三维晶体管以用于增强的器件性能。形成在鳍型有源区上的那些三维场效应晶体管(FET)也称为FinFET。FinFET需要窄的鳍宽度以用于短沟道控制，这导致比平面FET的那些更小的顶部S/D区。这将进一步降低接触件至S/D接合裕度。随着器件尺寸的按比例缩小，诸如在深微技术中，接触件尺寸持续减小以用于高密度栅极节距需求。为了缩小接触件尺寸而不影响接触电阻，长接触件形状推荐为32nm并且超出技术的层面，长接触件形状允许栅极节距方向上的紧密宽度尺寸，但是在栅极路由方向上的长度增大以延伸用于源极/漏极的接触区和光刻图案化工艺中的曝光区。长接触件形状可以获得高栅极密度和较低的接触电阻。然而，由于线端侧的间隔限制，所以存在问题。在线端，问题包括线端缩短和线端至线端桥接，导致接触件至鳍有源连接开口(缩短)或接触件至接触件泄露(桥接)。为了减小线端缩短改进，需要较宽的间隔规则或通过对线端的光学邻近修正(OPC)的更积极地再成形，这将影响单元尺寸或引起给定的单元节距中的桥接。因为鳍型有源区非常窄，所以在未来的鳍型晶体管中将变得更加糟糕。因此，需要用于鳍型晶体管和接触件结构的结构和方法以解决这些问题，从而增强电路性能和可靠性。
技术实现思路
本专利技术的实施例提供了一种半导体结构，包括：鳍型有源区，从半导体衬底突出；栅极堆叠件，设置在所述鳍型有源区上；源极/漏极部件，形成在所述鳍型有源区中并且设置在所述栅极堆叠件的一侧上；伸长的接触部件，接合在所述源极/漏极部件上；以及介电材料层，设置在所述伸长的接触部件的侧壁上并且不设置在所述伸长的接触部件的端部上，其中，所述伸长的接触部件的侧壁与所述栅极堆叠件平行。本专利技术的另一实施例提供了一种半导体结构，包括：第一鳍型有源区，从半导体衬底突出并且沿着第一方向从第一端部横跨至第二端部；第二鳍型有源区，从所述半导体衬底突出并且沿着所述第一方向从第三端部横跨至第四端部；第一栅极堆叠件和第二栅极堆叠件，设置在所述第一鳍型有源区和所述第二鳍型有源区上，其中，所述第一栅极堆叠件和所述第二栅极堆叠件在所述第一方向上间隔开并且沿着与所述第一方向正交的第二方向延伸；第一源极/漏极部件，形成在所述第一鳍型有源区中并且插入在所述第一栅极堆叠件和所述第二栅极堆叠件之间；第二源极/漏极部件，形成在所述第二鳍型有源区中并且插入在所述第一栅极堆叠件和所述第二栅极堆叠件之间；伸长的接触部件，沿着所述第二方向延伸并且接合在所述第一源极/漏极部件和所述第二源极/漏极部件上；以及介电材料层，设置在所述伸长的接触部件的侧壁上并且不设置在所述伸长的接触部件的两个端部上，所述伸长的接触部件的所述侧壁沿着所述第二方向延伸。本专利技术的又一实施例提供了一种形成集成电路结构的方法，所述方法包括：在第一半导体材料的半导体衬底中形成浅沟槽隔离(STI)结构，从而限定通过所述浅沟槽隔离结构彼此分隔开的多个鳍型有源区；在所述鳍型有源区上形成栅极堆叠件；形成层间介电(ILD)层，所述层间介电层填充在所述栅极堆叠件之间的间隙中；图案化所述层间介电层以在邻近的两个栅极堆叠件之间形成沟槽；在所述沟槽中共形地沉积第一介电材料层；用第二介电材料层填充所述沟槽；图案化所述第二介电材料层以形成接触开口；以及在所述接触开口中填充导电材料以形成接触部件。附图说明当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。图1是在一些实施例中的根据本专利技术的各个方面构建的制备具有多鳍结构的半导体结构的方法的流程图。图2、图3A、图4A、图4C、图5、图6、图7、图9、图10B、图11B、图12、图13B、图14和图15A是根据一些实施例构建的处于各个制造阶段的半导体结构的截面图。图3B、图4B、图10A、图11A、图13A、图13C和图15B是根据一些实施例构建的处于各个制造阶段的半导体结构的顶视图。图8A和图8B是根据一些实施例构建的半导体结构的栅极堆叠件的截面图。具体实施方式应该理解，以下公开内容提供了许多用于实现本专利技术的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。此外，本专利技术可在各个实施例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。此外，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。图1是根据一些实施例构建的用于制造具有鳍型晶体管和伸长的接触部件的半导体结构的流程图100。图2至图15B是处于各个制造阶段的半导体结构200的顶视图或截面图。根据一些实施例，半导体结构200包括具有非对称设计的鳍型晶体管和伸长的接触部件。下面参照图2至图15B共同地描述半导体结构200及其制造方法100。参照图2，方法100开始于框102，提供半导体衬底202。半导体衬底202包括硅。在一些其他实施例中，衬底202包括锗、硅锗或其他适当的半导体材料。衬底202可以可选地由以下材料制成：一些其他合适的元素半导体，诸如金刚石或锗；合适的化合物半导体，诸如碳化硅、砷化铟或磷化铟；或合适的合金半导体，诸如碳化硅锗、磷砷化镓或磷化镓铟。半导体衬底202也包括诸如n阱和p阱的各种掺杂区。在一个实施例中，半导体衬底202包括外延(或外延的)半导体层。在另一实施例中，半导体衬底202包括通过适当的技术(诸如称为注氧隔离(SIMOX)的技术)形成的用于隔离的掩埋介电材料。在一些实施例中，衬底202可以是绝缘体上半导体，诸如绝缘体上硅(SOI)。仍参照图2，方法100进行至操作104，在半导体衬底202上形成浅沟槽隔离(STI)部件204。在一些实施例中，STI部件204通过以下步骤形成：蚀刻以形成沟槽，用介电材料填充沟槽，以及抛光以去除过量的介电材料并且平坦化顶面。通过软掩模或硬掩模的开口(通过光刻图案化和蚀刻形成)对半导体衬底202实施一个或多个蚀刻工艺。下面根据一些实施例进一步描述STI部件204的形成。在本实例中，硬掩模沉积在衬底202上并且通过光刻工艺被图案化。硬掩模层包括电介质，诸如半导体氧化物、半导体氮化物、半导体氮氧化物和/或半导体碳化物，并且在一些示例性实施例中，硬掩模层包括氧化硅膜和氮化硅膜。可以通过热生长、原子层沉积(ALD)、化学气相沉积(CVD)、高密度等离子体CVD(HDP-CVD)、其他合适的沉积工艺形成硬掩模层。可以在硬掩模层上形成用于限定鳍结构的光刻胶层(或抗蚀剂)。示例性光刻胶层包括当暴露于光(诸如紫外(UV)光、深UV(DUV)光或远UV(EUV)光)时使层经受性质变本文档来自技高网...

【技术保护点】
1.一种半导体结构，包括：鳍型有源区，从半导体衬底突出；栅极堆叠件，设置在所述鳍型有源区上；源极/漏极部件，形成在所述鳍型有源区中并且设置在所述栅极堆叠件的一侧上；伸长的接触部件，接合在所述源极/漏极部件上；以及介电材料层，设置在所述伸长的接触部件的侧壁上并且不设置在所述伸长的接触部件的端部上，其中，所述伸长的接触部件的侧壁与所述栅极堆叠件平行。

【技术特征摘要】
2017.04.28 US 62/491,400;2017.09.11 US 15/700,4681.一种半导体结构，包括：鳍型有源区，从半导体衬底突出；栅极堆叠件，设置在所述鳍型有源区上；源极/漏极部件，形成在所述鳍型有源区中并且设置在所述栅极堆叠件的一侧上；伸长的接触部件，接合在所述源极/漏极部件上；以及介电材料层，设置在所述伸长的接触部件的侧壁上并且不设置在所述伸长的接触部件的端部上，其中，所述伸长的接触部件的侧壁与所述栅极堆叠件平行。2.根据权利要求1所述的半导体结构，其中：所述栅极堆叠件包括栅极介电部件、位于所述栅极介电部件上的栅电极以及位于所述栅电极的侧壁上的间隔件；以及所述介电材料层插入在所述栅极堆叠件和所述伸长的接触部件之间，并且直接接触所述间隔件和所述伸长的接触部件。3.根据权利要求2所述的半导体结构，其中，所述栅极介电部件包括第一高k介电材料，并且所述介电材料层包括在组成上与所述第一高k介电材料不同的第二高k介电材料。4.根据权利要求3所述的半导体结构，其中，所述介电材料层从所述伸长的接触部件凹进，使得所述介电材料层的顶面位于所述伸长的接触部件的顶面下方。5.根据权利要求1所述的半导体结构，还包括：浅沟槽隔离(STI)部件，形成在所述半导体衬底上并且围绕所述鳍型有源区。6.根据权利要求5所述的半导体结构，还包括：第二栅极堆叠件，部分地设置在所述鳍型有源区的端部上并且部分地设置在所述浅沟槽隔离部件上。7.根据权利要求1所述的半导体结构，其中，所述伸长的接触部件具有限定为其长度除以宽度的L/W比，其中，所述L/W比大于2。8.一种半导体结构，包括：第一鳍型有源区，...

【专利技术属性】
技术研发人员：廖忠志，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71