具有集成电流传感器的功率MOS器件及其制造方法技术

一种功率MOS器件，其中功率MOS晶体管具有耦合至电源节点的漏极端子、耦合至驱动节点的栅极端子以及耦合至负载节点的源极端子。检测MOS晶体管具有耦合至检测节点的漏极端子、耦合至驱动节点的栅极端子以及耦合至负载节点的源极端子。检测电阻器具有耦合至电源节点的第一端子以及耦合至检测节点的第二端子。

【技术实现步骤摘要】
具有集成电流传感器的功率MOS器件及其制造方法
本公开涉及具有集成电流传感器的功率MOS器件及其制造方法。
技术介绍
如已知的，在功率电子应用中，功率MOS器件被用于向负载提供电流，并且通常期望已知被提供的电流。因此，现有的功率器件通常具有集成到功率器件中的电流检测结构。许多这样的器件基于用于功率器件的相同MOS技术。集成用于检测电流的传感器的已知功率器件的电气图的示例在图1中示出。这里，功率MOS器件1包括功率MOS晶体管2，其栅极端子耦合至驱动节点6，漏极端子耦合至电源节点7，并且源极端子耦合至负载元件5的第一端子，负载元件5的第二端子耦合至参考电位线(地)9。此外，功率MOS器件1还包括检测MOS晶体管3，其栅极端子耦合至驱动节点6，漏极端子耦合至电源节点7，并且源极端子耦合至检测节点8。检测电阻器4布置在检测节点8和参考电位线9之间。备选地，检测电阻器可以布置在MOS晶体管2、3的源极端子之间。这里，在使用中，电源节点7接收电源电压VS。驱动节点6接收驱动信号DS。驱动信号DS控制功率MOS晶体管2和检测MOS晶体管3，经由相应的栅极端子导通晶体管。通过测量检测节点8上的电压来监控流过电阻器4的电流。确实，根据以下等式，流过检测电阻器4的电流和流过负载元件5的电流相互成比例：其中P2是功率MOS晶体管2的沟道的周长，P3是检测MOS晶体管3的沟道的周长，Ir是流过检测电阻器4的电流，以及IL是流过负载元件5且由功率MOS晶体管2提供的电流。通过图1的技术方案，通过适当地确定MOS晶体管2和3的尺寸，可以使得流过检测电阻器4的电流Ir显著小于流过负载元件5的电流IL(例如，小1000倍)。由于存在由检测电阻器4上的压降所引起的功率MOS晶体管2和检测MOS晶体管3之间的电失配，所以图1所示的结构是不利的。确实，检测电阻器4上的压降降低了检测MOS晶体管3的栅极-源极电压(VGS)。从而，检测MOS晶体管3不经受与功率MOS晶体管2相同的操作条件。这种电失配在提供给负载元件5的电流的测量中引入系统误差。此外，误差根据功率MOS晶体管2的电操作区域而改变。具体地，误差在饱和区域中最小。从而，误差在线性区域中且对于接近阈值的电压VGS最大。另一方面，对误差的补偿的调整会对器件的成本和/或尺寸具有不期望的影响。
技术实现思路
本公开的目的在于提供一种解决现有技术中的缺陷的、具有集成电流传感器的功率MOS器件及其制造方法。本公开提供了一种功率MOS器件及其制造方法。附图说明为了更好地理解本公开，将参照附图仅作为非限制性示例来描述其优选实施例，其中：图1示出了具有集成电流传感器的已知功率MOS器件的电气图，图2示出了本专利技术的功率MOS器件的电气图，图3示出了图2的功率MOS器件的可能实施方式的一部分的截面图，图4是图3的功率MOS器件的顶视图，图5示出了图2的功率MOS器件的特征量的行为，图6示出了图2的功率MOS器件的电气量的行为，图7至图15是图3的功率MOS器件的连续制造步骤中的硅裸片的截面图，图16是本专利技术的功率MOS器件的另一实施例的电气图，图17是图16的功率MOS器件的截面图，以及图18是本专利技术的功率MOS器件的备选实施例的电气图。具体实施方式图2示出了功率MOS器件10，其包括功率MOS晶体管12和检测MOS晶体管13。功率MOS晶体管12具有耦合至驱动节点16的栅极端子、耦合至电源节点17的漏极端子以及形成负载节点11的源极端子。图2还示出了被设计为耦合在负载节点11和参考电位线(地)之间的负载15(通常在功率MOS器件10外)。检测MOS晶体管13具有耦合至驱动节点16的栅极端子、形成检测节点18的漏极端子以及耦合至负载节点11的源极端子。检测电阻器14具有耦合至电源节点17的第一端子以及耦合至检测节点18的第二端子。在使用中，以已知方式，电源节点17接收电源电压VS，并且驱动节点16接收驱动信号DS。此外，检测MOS晶体管13和检测电阻器14检测由功率MOS晶体管12提供给负载15的电流。确实，功率MOS晶体管12和检测MOS晶体管13在栅极和源极端子之间具有相同的压降VGS，因此处于相同的偏置条件。因此，根据等式(1)，功率MOS晶体管12和检测MOS晶体管13传导相互成比例的相应电流I1、I2。流过检测MOS晶体管13的电流I2还流过检测电阻器14，并且可以根据检测电阻器14本身上的压降、检测在检测节点18上的电位来确定。如前所说明的，功率MOS器件10解决了功率MOS晶体管12和检测MOS晶体管13之间的电失配的问题，因为它们以精确相同的方式被偏置。因此，功率MOS器件10不被图1中的已知功率器件的电失配和系统误差所影响。在功率MOS器件10中，电流I1(流过功率MOS晶体管12)和电流I2(流过检测MOS晶体管13)都被提供给负载15。从而，功率MOS器件10具有高效率，并且能够实现MOS晶体管12和13之间的面积比的非常宽范围的选择。图3和图4示出了图2中的功率MOS器件10的可能实施方式。具体地，图3是图4中的结构的仅一个部分的截面图，并且通过绕着图3的右手边缘翻转并在两侧继续来得到整个结构。功率MOS器件10被集成到由半导体材料制成的裸片100中，裸片100包括半导体本体19(例如由硅制成)，其具有第一导电类型(例如，N)以及第一和第二表面19A、19B。半导体本体19包括相互布置在顶部上的衬底21和外延层23，并且分别形成第二和第一表面19B、19A。衬底21具有的掺杂等级远大于外延层23的掺杂等级(例如，衬底21具有大于1019原子/cm3的掺杂等级，而外延层具有1014和1015原子/cm3之间的掺杂等级)。外延层23包括漂移区域22，其具有与外延层相同的导电类型，但是掺杂等级较大并且适合于将被维持的击穿电压(例如，大于1016原子/cm3)。漂移区域22在第一表面19A和衬底21之间延伸穿过外延层23的整个厚度，并且在平面图(图4)中是框架形状且布置得接近裸片100的外围。外延层23还容纳多个绝缘栅极区域37A-37E(以下称为有源(active)、无源(inactive)和检测栅极区域)。如图3所示，绝缘栅极区域37A-37E从第一表面19A朝向衬底21延伸，并且在图4的平面图中相互平行且与笛卡尔坐标系统XYZ的轴Y平行。绝缘栅极区域37A-37E中的每一个均包括被绝缘栅极层27(例如由氧化硅制成)环绕的导电沟槽栅极区域26(例如由多晶硅制成)。沟槽栅极区域26都被电耦合到一起。一对相邻的绝缘栅极区域37A-37E限定与轴Y平行延伸的外延层23的相应部分。具体地，在本实施例中，多对绝缘栅极区域37A-37E限定出两个耦合部分40(图3中仅示出一个)、多个有源部分41(图3中仅示出一个)、两个无源部分42(图3中仅示出一个)以及两个检测部分43(图3中仅示出一个)。有源部分41和无源部分42在漂移区域22内。具体地，图3示出了布置在第一和第二有源栅极区域37A、37B之间的有源部分41以及布置在第二有源栅极区域37B和无源栅极区域37C之间的无源部分42。如图3所示，无源栅极区域42大体沿着漂移区域22的纵向内部边缘(与轴Y平行)延伸。耦合部分40和检测本文档来自技高网...

【技术保护点】
1.一种功率MOS器件，包括：功率MOS晶体管，具有第一导电端子、栅极端子和第二导电端子，所述功率MOS晶体管的第一导电端子电耦合至参考电位节点，所述功率MOS晶体管的栅极端子电耦合至驱动节点，并且所述功率MOS晶体管的第二导电端子电耦合至负载节点；检测MOS晶体管，具有第一导电端子、栅极端子和第二导电端子，所述检测MOS晶体管的第一导电端子电耦合至检测节点，所述检测MOS晶体管的栅极端子电耦合至所述驱动节点，并且所述检测MOS晶体管的第二导电端子电耦合至所述负载节点；检测电阻器，具有第一端子和第二端子，所述第一端子电耦合至所述参考电位节点；以及开关，电耦合至所述检测电阻器的第二端子，并且被配置为将所述检测电阻器选择性地电耦合至所述检测节点。

【技术特征摘要】
2017.04.28 IT 1020170000466141.一种功率MOS器件，包括：功率MOS晶体管，具有第一导电端子、栅极端子和第二导电端子，所述功率MOS晶体管的第一导电端子电耦合至参考电位节点，所述功率MOS晶体管的栅极端子电耦合至驱动节点，并且所述功率MOS晶体管的第二导电端子电耦合至负载节点；检测MOS晶体管，具有第一导电端子、栅极端子和第二导电端子，所述检测MOS晶体管的第一导电端子电耦合至检测节点，所述检测MOS晶体管的栅极端子电耦合至所述驱动节点，并且所述检测MOS晶体管的第二导电端子电耦合至所述负载节点；检测电阻器，具有第一端子和第二端子，所述第一端子电耦合至所述参考电位节点；以及开关，电耦合至所述检测电阻器的第二端子，并且被配置为将所述检测电阻器选择性地电耦合至所述检测节点。2.根据权利要求1所述的器件，其中所述开关包括电耦合至控制节点的控制端子，所述控制节点不同于所述驱动节点、并且独立于所述驱动节点。3.根据权利要求1所述的器件，其中所述开关包括具有第一导电端子、控制端子和第二导电端子的连接MOS晶体管，所述连接MOS晶体管的第一导电端子电耦合至所述检测节点，所述连接MOS晶体管的控制端子被配置为接收驱动信号，并且所述连接MOS晶体管的第二导电端子形成检测端子。4.根据权利要求3所述的器件，其中所述连接MOS晶体管的控制端子电耦合至所述驱动节点。5.根据权利要求1所述的器件，包括：半导体本体，具有第一导电类型、第一表面和第二表面；第一绝缘栅极区域、第二绝缘栅极区域、第三绝缘栅极区域、第四绝缘栅极区域和第五绝缘栅极区域，自所述第一表面布置在所述半导体本体内；第一沟道区域，具有第二导电类型，布置在彼此相邻的所述第一绝缘栅极区域和所述第二绝缘栅极区域之间；第二沟道区域，具有所述第二导电类型，布置在彼此相邻的所述第三绝缘栅极区域和所述第四绝缘栅极区域之间的所述本体内；第一源极区域，具有所述第一导电类型，并且布置在所述第一沟道区域和所述半导体本体的第一表面之间，所述功率MOS晶体管包括所述第一源极区域、所述第一沟道区域、所述第一绝缘栅极区域和所述第二绝缘栅极区域；第二源极区域，具有所述第一导电类型，并且布置在所述第二沟道区域和所述半导体本体的第一表面之间，所述检测MOS晶体管包括所述第二源极区域、所述第二沟道区域、所述第三绝缘栅极区域和所述第四绝缘栅极区域；所述半导体本体的一部分，布置在所述半导体本体的第一表面下方，位于多个绝缘栅极区域的所述第三绝缘栅极区域和所述第五绝缘栅极区域之间，形成耦合部分；第一接触区域，从所述第一表面延伸到所述耦合部分中，并且形成所述检测节点；以及所述半导体本体的电阻检测部分，布置在所述耦合部分下方，并且形成所述检测电阻器。6.根据权利要求5所述的器件，还包括富集区域，所述富集区域具有所述第一导电类型以及大于所述本体的掺杂等级，所述富集区域布置在所述耦合部分和所述半导体本体的第一表面之间。7.根据权利要求6所述的器件，还包括具有所述第二导电类型的连接沟道区域，所述连接沟道区域布置在所述富集区域下方的所述半导体本体内，所述连接MOS晶体管包括所述连接沟道区域、所述富集区域、所述耦合部分、所述第三绝缘栅极区域和所述第五绝缘栅极区域。8.根据权利要求5所述的器件，还包括：漂移区域，具有所述第一导电类型以及大于所述本体的掺杂等级，所述漂移区域布置在所述第一表面和所述第二表面之间，包含所述第一绝缘栅极区域和所述第二绝缘栅极区域，并且部分地通过所述第一绝缘栅极区域来横向地界定，所述漂移区域的布置在所述第二栅极区域和所述第五栅极区域之间的部分形成无源部分。9.根据权利要求5所述的器件，还包括：第二接触区域和第三接触区域，从所述第一表面延伸到所述本体中，所述第二接触区域穿过所述第一源极区域和所述第一沟道区域，所述第三接触区域穿过所述第二源极区域和所述第二沟道区域，所述第二接触区域和所述第三接触区域与在所述第一表面上方延伸的源极金属化区域电接触，所述第一接触区域与所述检测金属化区域电接触；所述源极金属化区域和所述检测金属化区域形成在同一金属化层级上。10.一种用于器件的制造方法，该方法包括：在具有第一表面和第二表面的半导体本体中形成功率MOS晶体管，所述功率MOS晶体管具有第一导电区域、栅极区域和第二导电区域，所述功率MOS晶体管的第一导电区域电耦合至参考电位节点，所述功率MOS晶体管的第二导电区域电耦合至负载节点，并且所述功率MOS晶体管的栅极区域电耦合至驱动节点；在所述半导体本体中形成检测MOS晶体管，所述检测MOS晶体管具有第一导电区域、栅极区域和第二导电区域，所述检测MOS晶体管的第一导电区域电耦合至检测节点，所述检测MOS晶体管的第二导电区域电耦合至所述负载节点，并且所述检测MOS晶体管的栅极区域电耦合至所述驱动节点；在所述半导体本体中形成检测电阻器，所述检测电阻器具有电耦合至所述参考电位节点的第一端子以及电耦合至所述检测节点的第二端子；在所述第一表面上形成第一金属化区域，所述第一金属化区域与所述功率MOS晶体管的第二导电区域以及所述检测MOS晶体管的第二导电区域电接触；在所述第一表面上形成检测金属化区域，所述检测金属化区域电耦合至所述检测节点；以及在所述第二表面上形成第二金属化区域，所述第二金属化区域与所述功率MOS晶体管的第一导电区域电接触、并且电耦合至所述参考电位节点。11.根据权利要求10所述的方法，其中所述半导体本体具有第一导电类型...

【专利技术属性】
技术研发人员：D·G·帕蒂，
申请(专利权)人：意法半导体股份有限公司，
类型：发明
国别省市：意大利,IT