半导体结构及其制造方法技术

本发明专利技术实施例涉及半导体结构及其制造方法。本发明专利技术实施例揭露一种半导体结构，其包含：衬底；互连结构，其经形成于所述衬底上方且包含位于所述衬底上方的介电层、经形成于所述介电层内的第一导电部件及经形成于所述介电层内的第二导电部件；波导，其经形成于所述第一导电部件与所述第二导电部件之间；第一裸片，其经安置于所述互连结构上方且经电连接到所述第一导电部件；及第二裸片，其经安置于所述互连结构上方且经电连接到所述第二导电部件，其中所述波导与所述第一导电部件及所述第二导电部件耦合。

【技术实现步骤摘要】
半导体结构及其制造方法
本专利技术实施例涉及半导体结构及其制造方法。
技术介绍
使用半导体装置的电子设备对许多现代应用来说是必不可少的。随着电子技术进步，半导体装置变得越来越小，同时具有更强功能性及更多集成电路。归因于半导体装置的尺寸小型化，衬底上覆晶片上覆芯片(CoWoS)广泛用于通过贯穿衬底通路(TSV)来将若干芯片集成为单一半导体装置。在CoWoS操作期间，将诸多芯片组装于单一半导体装置上。此外，在这一小半导体装置内实施诸多制造操作。然而，半导体装置的制造操作涉及这一小且薄的半导体装置上的诸多步骤及操作。以小型化尺寸制造半导体装置变得更复杂。制造半导体装置的复杂性增加可引起例如不佳结构配置、组件分层或其它问题的缺陷，从而导致半导体装置的高产率损失且增加制造成本。因而，修改半导体装置的结构且改进制造操作存在诸多挑战。
技术实现思路
本专利技术实施例涉及一种半导体结构，其包括：衬底；互连结构，其经安置于所述衬底上方且包含位于所述衬底上方的介电层、经安置于所述介电层内的第一导电部件及经安置于所述介电层内的第二导电部件；波导，其经安置于所述第一导电部件与所述第二导电部件之间；第一裸片，其经安置于所述互连结构上方且经电连接到所述第一导电部件；及第二裸片，其经安置于所述互连结构上方且经电连接到所述第二导电部件，其中所述波导与所述第一导电部件及所述第二导电部件耦合。本专利技术实施例涉及一种半导体结构，其包括：衬底；通路，其延伸穿过所述衬底的至少一部分；互连结构，其经安置于所述衬底上方且包含介电层、经安置于所述介电层内的第一发射电极及经安置于所述介电层内的第一接收电极；波导，其经安置于所述介电层内；发射裸片，其经安置于所述互连结构上方且包含经电连接到所述第一发射电极的发射电路；及接收裸片，其经安置于所述互连结构上方且包含经电连接到所述第一接收电极的接收电路，其中所述通路经电连接到所述第一发射电极或所述第一接收电极，所述发射电路经配置以产生电信号，所述接收电路经配置以接收所述电信号，所述电信号可转换成电磁信号，所述电磁信号可在所述波导内从所述第一发射电极发射到所述第一接收电极。本专利技术实施例涉及一种制造半导体结构的方法，其包括：提供衬底；将介电层沉积于所述衬底上方；使波导形成于所述介电层内；使第一导电部件及第二导电部件形成于所述介电层内；将第一裸片安置于所述介电层上方；将第二裸片安置于所述介电层上方且使所述第二裸片相邻于所述第一裸片；及形成模制物来包围所述第一裸片及所述第二裸片，其中所述波导经形成于所述第一导电部件与所述第二导电部件之间。附图说明从结合附图阅读的以下详细描述最佳地理解本揭露的方面。要强调的是，根据标准工业实践，各种装置未按比例绘制。事实上，为使论述清楚，可任意地增大或减小各种装置的尺寸。图1是根据本揭露的一些实施例的半导体结构的示意性剖面图。图2是根据本揭露的一些实施例的半导体结构的示意性剖面图。图3是绘示发射电路、接收电路及波导的示意图。图4是根据本揭露的一些实施例的制造半导体结构的方法的流程图。图4A到4O是根据本揭露的一些实施例的通过图4的方法来制造半导体结构的示意图。具体实施方式以下公开提供用于实施所提供主题的不同特征的许多不同实施例或实例。下文将描述组件及布置的特定实例以简化本揭露。当然，这些仅为实例且并非意图限制。例如，在以下描述中，使第一装置形成于第二装置上方或第二装置上可包含其中形成直接接触的所述第一装置及所述第二装置的实施例，且还可包含其中可在所述第一装置与所述第二装置之间形成额外装置使得所述第一装置及所述第二装置可不直接接触的实施例。另外，本揭露可在各种实例中重复元件符号及/或字母。此重复是为了简化及清楚且其本身不指示所论述的各种实施例及/或配置之间的关系。此外，为了方便描述，可在本文中使用空间相对术语(例如“下面”、“下方”、“下”、“上方”、“上”及其类似者)来描述如图中所绘示的元件或装置与另一(些)元件或装置的关系。除图中所描绘的定向以外，空间相对术语还意图涵盖装置在使用或操作中的不同定向。设备可依其它方式定向(旋转90度或呈其它定向)且还可据此解译本文中所使用的空间相对描述语。在本专利技术实施例中，术语“耦合”还可被称作“电耦合”，且术语“连接”可被称作“电连接”。“耦合”及“连接”还可用于指示：两个或两个以上元件彼此协作或互动。还可包含其它装置及过程。例如，可包含测试结构来促进3D封装或3DIC装置的验证测试。测试结构可包含(例如)经形成于重布层中或衬底上的测试衬垫，其允许测试3D封装或3DIC、使用探针及/或探针卡及其类似物。可对中间结构以及最终结构执行验证测试。另外，本文中所公开的结构及方法可与并入已知良好裸片的中间验证的测试方法一起使用以提高产率且降低成本。通过若干操作来制造包含各种半导体芯片的电子装置。在制程期间，将具有不同功能性及尺寸的半导体芯片集成为单一模块。通过传导迹线来集成及连接半导体芯片的电路。半导体芯片通过穿过传导迹线将电信号从装置发射到另一装置来彼此通信。然而，半导体芯片之间的此发射无法满足半导体芯片之间的高通信需求。因此，电子装置的效能无法达到所要水平。在本揭露中，公开一种半导体结构。所述半导体结构包含：衬底；互连结构，其经安置于或经沉积于所述衬底上方且包含位于所述衬底上方的介电层、经安置于所述介电层内的第一导电部件及经安置于或经形成于所述介电层内的第二导电部件；波导，其经安置于或经制造于所述介电层内；第一裸片，其经安置于所述互连结构上方且经电连接到所述第一导电部件；第二裸片，其经安置于所述互连结构上方且经电连接到所述第二导电部件，其中所述波导与所述第一导电部件及所述第二导电部件耦合。将电信号从所述第一裸片发射到所述第一导电部件，且将所述电信号转换成电磁信号。在所述波导内将所述电磁信号从所述第一导电部件发射到所述第二导电部件。当所述电磁信号由所述第二导电部件接收时，将所述电磁信号转换成电信号。接着，将所述电信号从所述第二导电部件发射到所述第二裸片。所述电磁信号在不可见(例如无线电波、微波等等)光谱中且依高频率(例如，大体上大于10GHz)沿所述波导发射，可最小化由所述波导发射所述电磁信号的能量损失。图1是根据本揭露的各种实施例的半导体结构100的示意性剖面图。在一些实施例中，半导体结构100包含衬底101、互连结构102、波导103、第一裸片104及第二裸片105。在一些实施例中，半导体结构100是半导体封装。在一些实施例中，半导体结构100是集成扇出(InFO)封装，其中第一裸片104或第二裸片105的I/O端子经扇出且以较大面积重布于第一裸片104或第二裸片105的表面上方。在一些实施例中，半导体结构100是衬底上覆晶片上覆芯片(CoWoS)封装结构。在一些实施例中，半导体结构100是三维集成电路(3DIC)。在一些实施例中，半导体结构100经配置以在半导体结构100内依高频率(例如大体上大于约10千兆赫(GHz)的频率)执行超高速度信号发射(例如大体上大于每秒10十亿字节(10Gb/s)的发射速度)。在一些实施例中，衬底101是半导电衬底。在一些实施例中，衬底101包含例如硅、锗、镓、砷或其组合的半导电材料。在一些实施例中，衬底101是中介层或其本文档来自技高网...

【技术保护点】
1.一种半导体结构，其包括：衬底；互连结构，其经安置于所述衬底上方且包含位于所述衬底上方的介电层、经安置于所述介电层内的第一导电部件及经安置于所述介电层内的第二导电部件；波导，其经安置于所述第一导电部件与所述第二导电部件之间；第一裸片，其经安置于所述互连结构上方且经电连接到所述第一导电部件；及第二裸片，其经安置于所述互连结构上方且经电连接到所述第二导电部件，其中所述波导与所述第一导电部件及所述第二导电部件耦合。

【技术特征摘要】
2017.04.28 US 15/581,6491.一种半导体结构，其包括：衬底；互连结构，其经安置于所述衬底上方且包含位于所述衬底上方的介电层、经安置于所述介电层内的第一导电部件及经安置于所述介电层内的第...

【专利技术属性】
技术研发人员：廖文翔，周淳朴，董志航，余振华，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71