半导体结构及其形成方法技术

一种半导体结构及其形成方法，形成方法包括：提供衬底；在衬底上形成图形化的掩膜层；以掩膜层为掩膜刻蚀部分厚度的衬底，在衬底内形成沟槽；形成填充满沟槽的栅介质层；形成栅介质层后，去除掩膜层；去除掩膜层后，在衬底上形成栅极层，栅极层覆盖栅介质层；在栅极层两侧的衬底内形成源区和漏区。相比在衬底上形成栅介质的方案，本发明专利技术刻蚀部分厚度的衬底，在所述衬底内形成沟槽之后，形成填充满所述沟槽的栅介质层，因此将半导体结构的带‑带隧穿(Band to Band Tunneling)转变为直接隧穿(Direct Tunneling)，从而提高半导体结构的导通电流，进而提高半导体结构的电学性能。

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
技术介绍
金属氧化物半导体(Metal-Oxide-Semiconductor，MOS)技术已经得到了广泛的应用，例如互补金属氧化物半导体(ComplementaryMetal-Oxide-Semiconductor，CMOS)晶体管已成为半导体集成电路中的核心元件。为了使集成电路的性能和封装密度不断提高，以及使集成电路的成本不断降低，CMOS晶体管的特征尺寸在不断缩小。然而，随着CMOS晶体管特征尺寸的不断缩小，CMOS晶体管的总功率消耗也不断增加。其原因在于：一、短沟道效应越来越明显(如漏电流增加)；二、难以使电源电压随着CMOS晶体管尺寸的缩小而减小。后者主要是由于典型的MOS晶体管的亚阈值摆幅(Sub-ThresholdSwing)具有约为60毫伏/10×10-6体积分数(mV/decade)的极限值，使得将CMOS晶体管由关状态切换至开状态需要一定的电压改变，CMOS晶体管具有最小电源电压。由于隧穿场效应晶体管(TunnelingField-EffectTransistor，TFET)的亚阈值摆幅可小于60mV/decade，相比CMOS晶体管，隧穿场效应晶体管的工作电压更小且漏电流更小，因此隧穿场效应晶体管逐渐代替CMOS晶体管，在低功耗应用中具有广阔的前景。但是，隧穿场效应晶体管的电学性能仍有待提高。
技术实现思路
本专利技术解决的问题是提供一种半导体结构及其形成方法，提高半导体结构的电学性能。为解决上述问题，本专利技术提供一种半导体结构的形成方法，包括：提供衬底；在所述衬底上形成图形化的掩膜层；以所述掩膜层为掩膜，刻蚀部分厚度的所述衬底，在所述衬底内形成沟槽；形成填充满所述沟槽的栅介质层；去除所述掩膜层；去除所述掩膜层后，在所述衬底上形成栅极层，所述栅极层覆盖所述栅介质层；在所述栅极层两侧的衬底内形成源区和漏区。可选的，所述掩膜层的材料为多晶硅、先进图案化膜材料、氮化硅、有机介电层材料、介电抗反射涂层材料、底部抗反射涂层材料、氧化硅或光刻胶。可选的，所述沟槽的数量为一个或多个。可选的，所述沟槽的数量为多个，所述栅极层与所述栅介质层一一对应。可选的，形成所述掩膜层的步骤包括：在所述衬底上形成多个分立的第一核心层；在所述第一核心层侧壁上形成牺牲层，所述牺牲层的材料与所述第一核心层的材料不同；在所述第一核心层和牺牲层露出的衬底上形成第二核心层，所述第二核心层的材料与所述牺牲层的材料不同，其中，所述第二核心层顶部与所述第一核心层顶部齐平，且所述第二核心层和第一核心层构成掩膜层；去除所述牺牲层。可选的，所述牺牲层的材料为氮化硅、氧化硅、氮氧化硅、碳氮化硅、硼氮化硅或硼氮氧化硅。可选的，刻蚀部分厚度的所述衬底所采用的工艺为干法刻蚀工艺。可选的，所述栅介质层的材料为氧化硅或高k栅介质材料。可选的，所述栅介质层的材料为氧化硅，形成所述栅介质层的工艺为热氧化工艺。可选的，所形成的半导体结构为隧穿场效应晶体管，所述源区和漏区的掺杂类型不同。可选的，分别在所述栅极层两侧的衬底内形成源区和漏区后，还包括步骤：对所述衬底进行退火处理；在所述退火处理后，在所述衬底上形成层间介质层，所述层间介质层覆盖所述栅极层顶部；形成贯穿所述层间介质层的接触孔插塞，所述接触孔插塞与所述栅极层、源区和漏区实现电连接。相应的，本专利技术还提供一种半导体结构，包括：衬底，所述衬底内具有沟槽；栅介质层，位于所述沟槽内；位于所述衬底上的栅极层，所述栅极层覆盖所述栅介质层；源区，位于所述栅极层一侧的衬底内；漏区，位于所述栅极层另一侧的衬底内。可选的，所述半导体结构为隧穿场效应晶体管，所述源区和漏区的掺杂类型不同。可选的，所述栅介质层的数量为一个或多个。可选的，所述栅介质层的数量为多个，所述栅极层与所述栅介质层一一对应。可选的，所述栅介质层的材料为氧化硅或高k栅介质材料。可选的，所述半导体结构还包括：位于所述衬底上的层间介质层，所述层间介质层覆盖所述栅极层顶部；贯穿所述层间介质层的接触孔插塞，所述接触孔插塞与所述栅极层、源区和漏区实现电连接。与现有技术相比，本专利技术的技术方案具有以下优点：刻蚀部分厚度的衬底，在所述衬底内形成沟槽之后，形成填充满所述沟槽的栅介质层，相比在衬底上形成栅介质的方案，本专利技术将所形成半导体结构的带-带隧穿(BandtoBandTunneling)转变为直接隧穿(DirectTunneling)，从而提高所形成半导体结构的导通电流，进而提高半导体结构的电学性能。附图说明图1是一种半导体结构的结构示意图；图2至图13是本专利技术半导体结构的形成方法一实施例中各步骤对应的结构示意图。具体实施方式由
技术介绍
可知，半导体结构的电学性能仍有待提高。现结合一种半导体结构分析其电学性能仍有待提高。参考图1，示出了一种半导体结构的结构示意图。以所述半导体结构为隧穿场效应晶体管为例，所述半导体结构包括：衬底10；位于所述衬底10上的栅极结构20，所述栅极结构20包括栅介质层21以及位于所述栅介质层21上的栅极层22；位于所述栅极结构20一侧衬底10内的源区40；位于所述栅极结构20另一侧衬底10内的漏区30，所述漏区30和源区40的掺杂类型不同。所述栅介质层21形成于所述衬底10上，相应的，所述隧穿场效应晶体管的隧穿方式为带-带隧穿(BandtoBandTunneling)，因此所述隧穿场效应晶体管的导通电流较小。为了解决所述技术问题，本专利技术刻蚀部分厚度的衬底，在所述衬底内形成沟槽之后，形成填充满所述沟槽的栅介质层，从而将所形成半导体结构的隧穿方式转变为直接隧穿，进而提高所形成半导体结构的导通电流。为使本专利技术的上述目的、特征和优点能够更为明显易懂，下面结合附图对本专利技术的具体实施例做详细的说明。图2至图13是本专利技术半导体结构的形成方法一实施例中各步骤对应的结构示意图。参考图2，提供衬底(未标示)。所述衬底为后续形成半导体结构提供工艺平台。本实施例中，所形成的半导体结构为隧穿场效应晶体管(TunnelingField-EffectTransistor，TFET)。所述衬底的材料可以为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟，所述衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底。本实施例中，所述衬底自下而上依次包括底层半导体层110、埋氧层120和顶层半导体层130。所述底层半导体层110的材料可以为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟，所述顶层半导体层130的材料可以为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟。本实施例中，所述底层半导体层110的材料为硅，所述顶层半导体层130的材料为锗。其中，所述顶层半导体层130用于作为P型阱区，还用于提供所形成隧穿场效应晶体管的沟道。本实施例中，后续所形成的隧穿场效应晶体管类型为P型。在其他实施例中，所形成的隧穿场效应晶体管类型还可以为N型。结合参考图3至图6，在所述衬底(未标示)上形成图形化的掩膜层240(如图5所示)。所述掩膜层240用于作为后续刻蚀所述衬底的刻蚀掩膜。本实施例中，所述掩膜层240形成于所述顶层半导体层130上。由于后续还会去除所述掩膜层240，因此所述掩膜层240的材料为易于被去除的材料，且所述掩膜层24本文档来自技高网...

【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：提供衬底；在所述衬底上形成图形化的掩膜层；以所述掩膜层为掩膜，刻蚀部分厚度的所述衬底，在所述衬底内形成沟槽；形成填充满所述沟槽的栅介质层；形成所述栅介质层后，去除所述掩膜层；去除所述掩膜层后，在所述衬底上形成栅极层，所述栅极层覆盖所述栅介质层；分别在所述栅极层两侧的衬底内形成源区和漏区。

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供衬底；在所述衬底上形成图形化的掩膜层；以所述掩膜层为掩膜，刻蚀部分厚度的所述衬底，在所述衬底内形成沟槽；形成填充满所述沟槽的栅介质层；形成所述栅介质层后，去除所述掩膜层；去除所述掩膜层后，在所述衬底上形成栅极层，所述栅极层覆盖所述栅介质层；分别在所述栅极层两侧的衬底内形成源区和漏区。2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述掩膜层的材料为多晶硅、先进图案化膜材料、氮化硅、有机介电层材料、介电抗反射涂层材料、底部抗反射涂层材料、氧化硅或光刻胶。3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述沟槽的数量为一个或多个。4.如权利要求1或3所述的半导体结构的形成方法，其特征在于，所述沟槽的数量为多个，所述栅极层与所述栅介质层一一对应。5.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述掩膜层的步骤包括：在所述衬底上形成多个分立的第一核心层；在所述第一核心层侧壁上形成牺牲层，所述牺牲层的材料与所述第一核心层的材料不同；在所述第一核心层和牺牲层露出的衬底上形成第二核心层，所述第二核心层的材料与所述牺牲层的材料不同，其中，所述第二核心层顶部与所述第一核心层顶部齐平，且所述第二核心层和第一核心层构成掩膜层；去除所述牺牲层。6.如权利要求5所述的半导体结构的形成方法，其特征在于，所述牺牲层的材料为氮化硅、氧化硅、氮氧化硅、碳氮化硅、硼氮化硅或硼氮氧化硅。7.如权利要求1所述的半导体结构的形成方法，其特征在于，刻蚀部分厚度的所述衬底所采用的工艺为干法刻蚀工艺。8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述栅介质...

【专利技术属性】
技术研发人员：李勇，
申请(专利权)人：中芯国际集成电路制造北京有限公司，中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：北京,11