像素装置、像素装置的驱动方法以及显示设备制造方法及图纸

本发明专利技术涉及像素装置、像素装置的驱动方法以及显示设备。该像素装置包括：发光器件；驱动晶体管，其用于驱动发光器件，驱动晶体管的第一极耦合到第一公共电位，第二极耦合到发光器件的阳极；第一晶体管，其控制极用于接收第一开关信号，第一极耦合到驱动晶体管的控制极，并且第二极用于接收数据电压信息；升压存储单元，其耦合到驱动晶体管的控制极和第二极，并且包括第一容性元件和第二容性元件，其中，第一容性元件和第二容性元件用于存储驱动晶体管的阈值电压信息和数据电压信息，并且当第一晶体管截止时，第一容性元件上的电压用于驱动驱动晶体管。通过本发明专利技术的技术方案，可以提升数据电压范围，进而便于控制发光元件的电流。

【技术实现步骤摘要】
像素装置、像素装置的驱动方法以及显示设备
本专利技术涉及集成电路领域，特别地涉及一种像素装置、驱动像素装置方法和显示设备。
技术介绍
作为显示技术的重要分支，微显示被广泛应用于近眼显示领域，例如虚拟现实(VirtualReality,VR)和增强现实(AugmentedReality,AR)等。目前最主流的微显示技术包括：硅基有机发光二极管(OrganicLight-EmittingDiode-onSilicon,OLEDoS)、硅基液晶(LiquidCrystalonSilicon,LCoS)和微LED(无机)显示技术等。采用LCoS的显示器的主要缺点是工作温度范围较窄(典型值0～45℃)，而且要求内置背光源，显示对比度较低。OLED为全固态主动发光器件，工作温度范围较宽(典型值40～70℃)，能够实现较高的对比度。微LED显示技术是在一个芯片上集成高密度的微小尺寸LED阵列，能够自发光，对比度可达到10000:1，响应时间可达到纳秒(ns)量级，但是发光一致性较差，且分辨率较低。微LED显示器的像素单元间距为20～50微米(μm)，这与OLEDoS微显示技术(5～15μm)的像素精细度相比还有不少的差距。相比于LCoS或者微LED显示，OLEDoS微显示具有较宽的工作温度范围、较高的对比度和较快的响应速度、发光一致性好、显示分辨率高等优势。OLEDoS微显示技术以单晶硅为衬底，采用标准的CMOS工艺将显示像素及显示驱动电路例如栅极驱动电路、时序控制器和数据驱动器等功能模块，集成在一个单晶硅芯片上。这改变了传统像素技术中显示屏幕与驱动电路分离的情况，可以有效地减小显示器件的周边尺寸、提高有效显示面积。由于OLEDoS微显示器具有超高的分辨率，其像素面积一般较小，这就要求微显示像素中MOS晶体管的尺寸较小。然而由于制造过程的影响，像素电路中的MOS晶体管特性参数(例如阈值电压)的不均匀性容易影响到电路以及显示器的性能。由于OLED的发光亮度和电流密度成正比，OLEDoS微显示像素电路的电流一般为pA-nA量级。同时又因为MOS晶体管尺寸较小、载流子迁移率较高，使得像素电路数据电压范围较小，难于精确地控制低灰阶对应的小电流。因此，为了能够精确地控制每个灰阶对应的发光电流，需要扩大数据电压范围。采用电流编程的方法能够很好地补偿驱动晶体管的阈值电压不均匀性，但是在低灰阶小电流情况下所需的编程时间较长。为了缩短编程时间，可以采用的较大的编程电流；但是在发光阶段，编程电流需要减小为pA-nA量级才能够满足OLEDoS微显示像素电路的要求。在一种传统技术中，可以通过亚阈值电流源型像素驱动电路来驱动像素电路。在采样阶段，驱动晶体管的栅极连接到外部低参考电位VBL，然后通过外围电路把输入编程电流放大，对存储电容快速充电；在保持阶段，把驱动晶体管的栅极连接到外部高参考电位VBH，使得驱动晶体管栅极和源极电压差降低以工作在亚阈值区域来缩小编程电流。这种像素电路需要增加控制驱动晶体管栅极连接外部参考电位VBL和VBH的开关和时序。在另一种传统技术中，可以通过与OLED并联进行分流的MOS管来减小驱动OLED发光的电流，但是并联MOS管会增大电路功耗。因此，电流编程方式不适合高分辨率和低功耗OLEDoS微显示应用。在一种传统技术中，可以采用自放电补偿方法的微显示像素电路结构，即，采用连接在驱动晶体管栅极和源极间的负载电容和存储电容形成自放电通路，把驱动晶体管的阈值电压信息存储在存储电容的两端；在发光阶段，存储电容两端存储的阈值电压信息被抵消，从而可以补偿驱动晶体管阈值电压不均匀性；但是其数据电压范围太小，不能够精确地控制OLED各灰阶对应的微小电流。虽然可以采用4个串联的NMOS驱动晶体管来扩大数据电压范围，但是电路包含的MOS晶体管数目较多，不利于更高分辨率微显示器的实现。此外，OLED在长时间工作后会发生电学特性和光学特性的改变从而产生OLED老化现象，表现为在相同驱动电流下，OLED的开启电压会逐渐升高，发光效率会逐渐降低，从而导致显示屏出现亮度不均匀或者发光亮度下降等问题。因此，为了保证显示器件的图像质量，在OLEDoS微显示像素电路中还需要补偿OLED的老化。综上所述，亟需一种能够使用较宽的数据电压范围来精确控制发光器件各灰阶对应的微小电流，并且能够补偿驱动晶体管的阈值电压不均匀性和延缓或者补偿OLED的老化的像素电路。
技术实现思路
针对现有技术中存在的问题，本专利技术通过采用电容耦合作用来提升驱动晶体管的驱动电压，进而增大数据电压的范围。本专利技术的一个方面提出了一种像素装置，其包括：发光器件；驱动晶体管，其用于驱动所述发光器件，所述驱动晶体管的第一极用于接收第一公共电位，第二极耦合到所述发光器件的阳极；第一晶体管，其控制极用于接收第一开关信号，第一极耦合到所述驱动晶体管的控制极，并且第二极用于接收数据电压信息；升压存储单元，其耦合到所述驱动晶体管的控制极和第二极，并且包括第一容性元件和第二容性元件，其中，所述第一容性元件和第二容性元件用于存储所述驱动晶体管的阈值电压信息和所述数据电压信息，并且当所述第一晶体管截止时，所述第一容性元件上的电压用于驱动所述驱动晶体管。本专利技术另一方面还提出了一种用于像素装置的驱动方法，所述像素装置包括驱动晶体管和升压存储单元，所述方法包括：初始化所述升压存储单元；所述升压存储单元存储所述驱动晶体管的阈值电压信息；当所述升压存储单元接收到数据电压信息时，所述升压存储单元将所述数据电压信息存储于所述存储单元中；以及所述升压存储单元基于所存储的所述阈值电压信息和所述数据电压信息驱动所述驱动晶体管，其中，所述升压存储单元包括第一容性元件和第二容性元件，所述第一容性元件和第二容性元件用于存储所述驱动晶体管的阈值电压信息和数据电压信息，所述第一容性元件上的电压用于驱动所述驱动晶体管。本专利技术另一方面还提出了一种显示设备，其包括：像素阵列，其包括排列成行和列的多个像素装置；数据驱动电路，其配置为由多条数据线向所述像素阵列提供所述数据电压信息；控制电路，其配置为经由多条扫描线向所述像素阵列提供所述开关信号。通过采用本专利技术的技术方案，能够较好地补偿驱动晶体管的阈值电压不均匀性，并且延缓发光器件的老化，还能够扩大数据电压范围。附图说明下面，将结合附图对本专利技术的优选实施方式进行进一步详细的说明，其中：图1为传统的像素电路示意图；图2为依据本专利技术实施例的像素装置的架构示意图；图3为依据本专利技术第一实施例的像素电路的示意图；图4为依据本专利技术第一实施例的信号时序图；图5为本专利技术第一实施例的像素电路内部节点电压瞬态响应图；图6为本专利技术第一实施例的像素电路和传统像素电路的数据电压和灰阶关系曲线对比图；图7为依据本专利技术第一实施例的像素电路中发光器件发光电流的误差示意图；图8为传统的像素电路中发光器件发光电流的误差示意图；图9为依据本专利技术第二实施例的像素电路示意图；图10为依据本专利技术第三实施例的像素电路结构示意图；图11为依据本专利技术第四实施例的像素电路示意图；图12为依据本专利技术第五实施例的像素电路示意图；图13为依据本专利技术第六实施例的像素电路示意图；图14为本专利技术第六实施例的像素电路的信号时序图图15为依据本专利技术第七实施例本文档来自技高网...

【技术保护点】
1.一种像素装置，包括：发光器件；驱动晶体管，其用于驱动所述发光器件，所述驱动晶体管的第一极耦合到第一公共电位，第二极耦合到所述发光器件的阳极；第一晶体管，其控制极配置为接收第一开关信号，第一极耦合到所述驱动晶体管的控制极，并且第二极配置为接收数据电压信息；升压存储单元，其耦合在所述驱动晶体管的控制极和第二极之间，并且包括第一容性元件和第二容性元件，其中，所述第一容性元件和第二容性元件配置为存储所述驱动晶体管的阈值电压信息和所述数据电压信息，并且当所述第一晶体管截止时，所述第一容性元件上的电压用于驱动所述驱动晶体管。

【技术特征摘要】
1.一种像素装置，包括：发光器件；驱动晶体管，其用于驱动所述发光器件，所述驱动晶体管的第一极耦合到第一公共电位，第二极耦合到所述发光器件的阳极；第一晶体管，其控制极配置为接收第一开关信号，第一极耦合到所述驱动晶体管的控制极，并且第二极配置为接收数据电压信息；升压存储单元，其耦合在所述驱动晶体管的控制极和第二极之间，并且包括第一容性元件和第二容性元件，其中，所述第一容性元件和第二容性元件配置为存储所述驱动晶体管的阈值电压信息和所述数据电压信息，并且当所述第一晶体管截止时，所述第一容性元件上的电压用于驱动所述驱动晶体管。2.根据权利要求1所述的像素装置，其中，所述第一容性元件的第一极耦合至所述驱动晶体管的控制极，所述第一容性元件的第二极经由第二晶体管耦合至所述驱动晶体管的第二极，并且所述第二晶体管的控制极配置为接收第二开关信号，在所述第一和第二开关信号的控制下所述第一和第二晶体管不同时导通；所述第二容性元件的第一极耦合至所述第一容性元件的第二极，所述第二容性元件的第二极经由第三晶体管耦合至所述驱动晶体管的第二极，并且所述第三晶体管的控制极用于接收所述第一开关信号。3.根据权利要求2所述的像素装置，其中，在所述第一公共电位为低电平时，所述第一容性元件和第二容性元件存储所述驱动晶体管的阈值电压信息和所述数据电压信息。4.根据权利要求2所述的像素装置，其中，所述像素装置还包括第四晶体管，并且，所述驱动晶体管的第二极经由所述第四晶体管耦合到所述发光器件的阳极，所述第四晶体管配置为在所述升压存储单元存储所述阈值电压信息过程中断开。5.根据权利要求3或4所述的像素装置，其中，所述发光器件的阴极耦合到第二公共电位，所述第二公共...

【专利技术属性】
技术研发人员：张盛东，霍新新，廖聪维，吴继祥，王莹，易水平，
申请(专利权)人：北京大学深圳研究生院，
类型：发明
国别省市：广东,44