扫描驱动电路和显示面板制造技术

本发明专利技术公开了一种扫描驱动电路和显示面板。该扫描驱动电路包括第一侧驱动电路，第一侧驱动电路包括第一驱动电路组和第二驱动电路组，其中：第一驱动电路组包括多个相互级联的第一移位寄存单元，第一移位寄存单元包括第一扫描信号输入端、第一扫描信号输出端和控制节点；第二驱动电路组包括多个第二移位寄存单元，第二移位寄存单元包括第二扫描信号输入端和第二扫描信号输出端；在第一驱动电路组中，各级第一移位寄存单元级联；在第二驱动电路组中，第x个第二移位寄存单元的第二扫描信号输入端连接至第x+1级第一移位寄存单元的控制节点。通过本发明专利技术，能够减少扫描驱动电路占用边框的面积。

【技术实现步骤摘要】
扫描驱动电路和显示面板
本专利技术涉及显示
，更具体地，涉及一种扫描驱动电路和显示面板。
技术介绍
随着显示技术的发展，显示面板的结构和外形也呈现多样化，当前的显示面板正在由早期的低屏占比向高屏占比过渡，为了提升显示面板的屏占比，现有技术中的显示面板都在尽可能的减小边框区。其中，在边框区通常设置有扫描驱动电路，以向显示面板的扫描线提供扫描驱动信号，实现图像显示。目前，显示面板的扫描驱动电路通常采用相同电路结构的移位寄存单元级联实现，所以，现有技术中的扫描驱动电路结构成为显示面板进一步窄边框的瓶颈。因此，提供一种新型的扫描驱动电路和包括该扫描驱动电路的显示面板，以减少扫描驱动电路占用显示面板边框区的面积，成为本领域需要解决的技术问题。
技术实现思路
有鉴于此，本专利技术提供了一种扫描驱动电路和显示面板，以解决现有技术中显示面板的边框区仍然较宽的技术问题。为了解决上述技术问题，本专利技术提供了一种扫描驱动电路。该扫描驱动电路包括第一侧驱动电路，第一侧驱动电路包括第一驱动电路组和第二驱动电路组，其中：第一驱动电路组包括多个相互级联的第一移位寄存单元，第一移位寄存单元包括第一扫描信号输入端、第一扫描信号输出端和控制节点；第二驱动电路组包括多个第二移位寄存单元，第二移位寄存单元包括第二扫描信号输入端和第二扫描信号输出端；在第一驱动电路组中，每一级第一移位寄存单元的第一扫描信号输入端连接上一级第一移位寄存单元的第一扫描信号输出端；在第二驱动电路组中，第x个第二移位寄存单元的第二扫描信号输入端连接至第x+1个第一移位寄存单元的控制节点，其中，定义第一驱动电路组中第一移位寄存单元数量为N，N为大于1的正整数，x为大于等于1且小于N的正整数。为了解决上述技术问题，本专利技术还提供了一种显示面板。该显示面板包括显示区和包围显示区的非显示区；显示区包括若干显示像素，显示像素包括像素电路，像素电路包括扫描信号接收端和数据信号接收端；非显示区包括数据驱动电路和本专利技术提供的任意一种扫描驱动电路；显示面板还包括若干扫描线和数据线，扫描线与扫描信号接收端和扫描驱动电路分别相连接，数据线与数据信号接收端和数据驱动电路分别相连接，其中，若干扫描线在第一方向上依次排列，且在第一方向上，扫描驱动电路的第一扫描信号输出端和第二扫描信号输出端依次交替与扫描线相连接。与现有技术相比，本专利技术提供的，至少实现了如下的有益效果：扫描驱动电路中，第二移位寄存单元不与第一移位寄存单元级联，在输出扫描信号时，不需要与第一移位寄存单元设置相同的时钟信号接收端，也不需要向第一移位寄存单元提供信号，因而，相对第一移位寄存单元，第二移位寄存单元能够通过更简化的电路结构实现，从而使得扫描驱动电路结构更简单，占用边框的面积也更小，利于实现窄边框。此外，可将第一移位寄存单元中的第二节点作为控制节点，使得第二移位寄存单元能够稳定的输出扫描信号，增加扫描驱动电路的稳定性。基于该扫描驱动电路能够实现的双边驱动，同一根扫描线的一端连接第一移位寄存单元，另一端连接第二移位寄存单元。在异形显示面板中采用基于该扫描驱动电路实现的双边驱动，面板整体均可采用双边驱动，能够避免各区域之间的显示差异，使显示面板各个区域具有均一的显示效果，同时能够实现窄边框。当然，实施本专利技术的任一产品必不特定需要同时达到以上所述的所有技术效果。通过以下参照附图对本专利技术的示例性实施例的详细描述，本专利技术的其它特征及其优点将会变得清楚。附图说明被结合在说明书中并构成说明书的一部分的附图示出了本专利技术的实施例，并且连同其说明一起用于解释本专利技术的原理。图1是本专利技术实施例所述的一种扫描驱动电路的原理图；图2是本专利技术实施例所述的一种扫描驱动电路中第二移位寄存单元的原理图；图3是本专利技术实施例所述的一种扫描驱动电路的时序图；图4是本专利技术实施例所述的一种扫描驱动电路中第一移位寄存单元的原理图；图5是本专利技术实施例所述的另一种扫描驱动电路中第一移位寄存单元的原理图；图6是本专利技术实施例所述的另一种扫描驱动电路中第一移位寄存单元的原理图；图7是本专利技术实施例所述的另一种扫描驱动电路中第二移位寄存单元的原理图；图8是本专利技术实施例所述的另一种扫描驱动电路的时序图；图9是本专利技术实施例所述的另一种扫描驱动电路的原理图；图10是本专利技术实施例所述的又一种扫描驱动电路的原理图；图11是本专利技术实施例所述的又一种扫描驱动电路的时序图；图12是本专利技术实施例所述的显示面板的结构示意图。具体实施方式现在将参照附图来详细描述本专利技术的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本专利技术的范围。以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本专利技术及其应用或使用的任何限制。对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。在这里示出和讨论的所有例子中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它例子可以具有不同的值。应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。图1是本专利技术实施例所述的一种扫描驱动电路的原理图，在一种实施例中，如图1所示，该扫描驱动电路包括第一侧驱动电路10，该扫描驱动电路设置于显示面板中时，第一侧驱动电路10可位于显示面板一侧边框区。第一侧驱动电路10包括第一驱动电路组和第二驱动电路组。其中，第一驱动电路组包括N个相互级联的第一移位寄存单元SR11、SR12、SR13至SR1N，任意一个第一移位寄存单元包括第一扫描信号输入端IN1、第一扫描信号输出端Gout1和控制节点C。在第一驱动电路组中，第1级第一移位寄存单元SR11的第一扫描信号输入端IN1接收移位起始信号，从第2级第一移位寄存单元SR12开始，至第N级第一移位寄存单元SR1N，各级第一移位寄存单元的第一扫描信号输入端IN1分别连接上一级第一移位寄存单元的第一扫描信号输出端Gout1，同时，通过多个时钟信号接收段接收不同时序的时钟信号，使得移位起始信号能够通过第一驱动电路组内的各个第一移位寄存单元依次移位输出，其中，相邻两级第一移位寄存单元输出的扫描信号可间隔一个时钟脉冲。控制节点C为第一移位寄存单元中的一个节点，其中，N为大于1的正整数。第二驱动电路组包括N-1个第二移位寄存单元SR21、SR22、SR23至SR2N-1，任意一个第二移位寄存单元包括第二扫描信号输入端IN2和第二扫描信号输出端Gout2。在第二驱动电路组中，每个第二移位寄存单元均位于相级联的两个第一移位寄存的单元之间，具体地，第x个第二移位寄存单元SR2x的第二扫描信号输入端IN2连接至第x+1级第一移位寄存单元SRx+1的控制节点C，x为大于等于1且小于N的正整数，也即，将下一级第一移位寄存单元SRx+1的控制节点C上的信号作为当前第x个第二移位寄存单元SR2x的第二扫描信号输入端IN2的信号，第x个第二移位寄存单元SR2x位于第x级第一移位寄存单元SR1x和第x+1级第一移位寄存单元SRx+1之间，第x个第二移位寄存单元SR2x输出的扫描信号，滞后于第x本文档来自技高网...

【技术保护点】
1.一种扫描驱动电路，其特征在于，包括第一侧驱动电路，所述第一侧驱动电路包括第一驱动电路组和第二驱动电路组，其中：所述第一驱动电路组包括多个相互级联的第一移位寄存单元，所述第一移位寄存单元包括第一扫描信号输入端、第一扫描信号输出端和控制节点；所述第二驱动电路组包括多个第二移位寄存单元，所述第二移位寄存单元包括第二扫描信号输入端和第二扫描信号输出端；在所述第一驱动电路组中，每一级所述第一移位寄存单元的第一扫描信号输入端连接上一级所述第一移位寄存单元的第一扫描信号输出端；在所述第二驱动电路组中，第x个所述第二移位寄存单元的第二扫描信号输入端连接至第x+1级所述第一移位寄存单元的所述控制节点，其中，定义所述第一驱动电路组中第一移位寄存单元数量为N，N为大于1的正整数，x为大于等于1且小于N的正整数。

【技术特征摘要】
1.一种扫描驱动电路，其特征在于，包括第一侧驱动电路，所述第一侧驱动电路包括第一驱动电路组和第二驱动电路组，其中：所述第一驱动电路组包括多个相互级联的第一移位寄存单元，所述第一移位寄存单元包括第一扫描信号输入端、第一扫描信号输出端和控制节点；所述第二驱动电路组包括多个第二移位寄存单元，所述第二移位寄存单元包括第二扫描信号输入端和第二扫描信号输出端；在所述第一驱动电路组中，每一级所述第一移位寄存单元的第一扫描信号输入端连接上一级所述第一移位寄存单元的第一扫描信号输出端；在所述第二驱动电路组中，第x个所述第二移位寄存单元的第二扫描信号输入端连接至第x+1级所述第一移位寄存单元的所述控制节点，其中，定义所述第一驱动电路组中第一移位寄存单元数量为N，N为大于1的正整数，x为大于等于1且小于N的正整数。2.根据权利要求1所述的扫描驱动电路，其特征在于，所述扫描驱动电路还包括位于所述第一侧驱动电路相对侧的第二侧驱动电路，所述第二侧驱动电路包括所述第一驱动电路组和所述第二驱动电路组；其中，所述第一侧驱动电路包括N-1个第二移位寄存单元，所述第二侧驱动电路包括N-1个第一移位寄存单元和N个第二移位寄存单元，所述第一侧驱动电路中的第y个第一移位寄存单元与所述第二侧驱动电路中的第y个第二移位寄存单元输出的扫描信号的时序相同，所述第一侧驱动电路中的第y个第二移位寄存单元与所述第二侧驱动电路中的第y个第一移位寄存单元输出的扫描信号的时序相同，其中，y为大于等于1且小于N的正整数。3.根据权利要求1所述的扫描驱动电路，其特征在于，所述第一移位寄存单元还包括第一输出信号控制端；所述第二移位寄存单元还包括：第二输出信号控制端，第一支路和第二支路，其中，所述第一支路的第一端与所述第二扫描信号输入端相连接，所述第一支路的第二端与所述第二支路的控制端相连接，所述第二支路的第一端与第二扫描信号输出端相连接，所述第二支路的第二端与所述第二输出信号控制端相连接；所述第一输出信号控制端与所述第二输出信号控制端均接收时钟脉冲信号，其中，第x+1级所述第一移位寄存单元的第一输出信号控制端接收到的时钟脉冲信号滞后于第x级所述第一移位寄存单元的第一输出信号控制端接收到的时钟脉冲信号两个时钟脉冲，第x个所述第二移位寄存单元的第二输出信号控制端接收到的时钟脉冲信号滞后于第x级所述第一移位寄存单元的第一输出信号控制端接收到的时钟脉冲信号一个时钟脉冲。4.根据权利要求2或3所述的扫描驱动电路，其特征在于，所述第一移位寄存单元还包括第一重置信号控制端、第一电平信号输入端、第二电平信号输入端、输出模块、重置模块、下拉模块和上拉模块，其中，所述输出模块与所述第一扫描信号输出端、所述第二电平信号输入端和第一输出信号控制端分别相连接，所述输出模块包括第一节点和第二节点，其中，所述第二节点为所述控制节点；所述重置模块与所述第一重置信号控制端、所述第一扫描信号输入端、所述第一节点和所述第二节点分别相连接；所述下拉模块与所述第二电平信号输入端、所述第一节点和所述第二节点分别相连接；所述上拉模块与所述第一电平信号输入端和所述第一节点分别相连接；所述第二移位寄存单元还包括第二重置信号控制端，其中，所述第一支路的控制端与所述第二重置信号控制端相连接。5.根据权利要求4所述的扫描驱动电路，其特征在于，所述第一移位寄存单元还包括：复位信号控制端和复位模块，所述复位模块与所述复位信号控制端和所述上拉模块分别相连接；掉电保护信号控制端和掉电保护模块，所述掉电保护模块与所述掉电保护信号控制端、所述第一节点、所述第二节点和所述扫描信号输出端分别相连接。6.根据权利要求5所述的扫描驱动电路，其特征在于，所述第一移位寄存单元还包括第一正扫扫描信号控制端、第一反扫扫描信号控制端和输入控制模块；所述第一扫描信号输入端包括第一正扫扫描信号输入端和第一反扫扫...

【专利技术属性】
技术研发人员：邹宗骏，孙莹，许育民，
申请(专利权)人：厦门天马微电子有限公司，
类型：发明
国别省市：福建,35