存储系统技术方案

本发明专利技术提供一种存储系统，其能够实现存储控制部之间的高效率的通信。存储系统包括将第1处理器、第2处理器和1个以上的存储设备连接的1个以上的后端切换器。各后端切换器参考从第1处理器接收到的帧并识别该帧的发送目标。在帧的发送目标是上述第2处理器的情况下，各后端切换器将帧中包括的、在第1处理器的地址空间中确定第2处理器中的位置的第1地址转换为在第2处理器的地址空间中确定第2存储器中的上述位置的第2地址，将包括第2地址的上述帧对第2存储控制部发送。

【技术实现步骤摘要】
存储系统
本专利技术涉及存储系统。
技术介绍
存储系统一般具有存储控制部和多个能够随机访问的非易失存储设备。非易失存储设备例如是硬盘驱动器(HDD)或者固态驱动器(SSD)。也有两者同时存在的例子。因为存储系统具有这样大量的存储设备，所以例如用后端切换器(backendswitch)将到大量存储驱动器的连接汇集，与存储控制部连接进行控制。例如，专利文献1公开了具有后端切换器的存储系统。另外，存储系统例如具备两个存储控制部，使得即使某一方停止动作也能够用剩余一方继续进行存储系统的动作，保持可用性。两个存储控制部与后端切换器用不同的特别的通信通路连接，交换各种控制信息。专利文献1公开了具备两个存储控制部、和其间与后端切换器不同的总线的结构。两个存储控制部之间的通信通路，为了抑制涉及通信的开销(overhead)，使用易于与存储控制部具备的处理器直接连接的通信标准。这样的易于与处理器直接连接的通信标准的例子，是处理器与输入输出设备之间的通信标准PCIExpress。与此相对，作为用后端切换器汇集的、存储控制部与存储设备之间的通信标准，一般使用SCSI(SmallComputerSystemInterface)、FibreChannel、或者SAS(SerialAttachedSCSI)。这些存储控制部与存储设备之间的通信标准的通信通路，不能与存储控制部具备的处理器直接连接，为了用于存储控制部之间的通信，需要专用的接口。例如，专利文献2公开了使不同的存储控制部之间的通信经由后端切换器进行的技术。专利文献2中公开的技术，能够用后端切换器具备的共享存储区域，进行不同的存储控制部之间的通信。另外，专利文献3中也公开了在2个存储控制部之间具备共享存储器且具备用于二重化的特别的通信通路的技术。另外，作为存储控制部与存储设备之间的通信标准，近年来也逐渐新使用与PCIExpress具有兼容性的NVMExpress。现有技术文献专利文献专利文献1：美国专利申请公开2009/0204743号专利文献2：美国专利申请公开2008/0147934号专利文献3：美国专利申请公开2013/0254487号
技术实现思路
专利技术要解决的课题如上所述，使用现有技术构成的存储系统，为了两个存储控制部之间的通信，使用PCIExpress这样的易于与存储控制部的处理器连接的通信标准。因此，现有的存储系统在存储控制部之间专用地需要特别的通信通路。PCIExpress是处理器与输入输出设备之间的通信标准，对于两个存储控制部的两个处理器之间的通信没有任何规定。因此，仅使用PCIExpress，即使能够例如将物理的通信通路与处理器直接连接，也因为两个处理器之间的通信流程没有规定，而不能在两个处理器之间进行通信。另一方面，存储控制部与用后端切换器汇集的存储设备之间的通信标准，与这样的存储控制部之间的通信标准没有兼容性。经由后端切换器的存储控制部之间的通信是困难的。例如，专利文献2公开的技术需要后端切换器的共享存储区域、和用于存储控制部进行的通信检测的共享区域的定期的检查。这样，经由后端切换器的存储控制部之间的通信需要特别的手段，产生性能上的开销。与PCIExpress具有兼容性的NVMExpress是一个存储控制部与存储设备之间的通信标准，对于两个存储控制部之间的通信没有任何规定。因此，用NVMExpress不能进行两个存储控制部之间的通信。从而，要求在两个存储控制部之间不需要特别的专用通信通路，能够经由将存储控制部与存储设备之间连接的后端切换器进行存储控制部之间的高效率的通信的技术。特别要求规定能够经由后端切换器进行两个存储控制部的处理器之间的通信的通信流程的技术。用于解决课题的方法本专利技术的一例是一种存储系统，其特征在于，包括：第1存储控制部，其包括第1处理器和第1存储器；第2存储控制部，其包括第2处理器和第2存储器；1个以上的存储设备；和1个以上的后端切换器，其将上述第1处理器、上述第2处理器和上述1个以上的存储设备连接，上述1个以上的后端切换器的每一个，参考从上述第1处理器接收到的帧并识别该帧的发送目标，在上述帧的发送目标是上述第2处理器的情况下，将上述帧中包括的、用于在上述第1处理器的地址空间中确定上述第2存储器中的位置的第1地址转换为用于在上述第2处理器的地址空间中确定上述第2存储器中的上述位置的第2地址，将包括上述第2地址的上述帧发送给上述第2存储控制部，在上述帧的发送目标是上述1个以上的存储设备中的第1存储设备的情况下，不对上述帧中包括的、用于在上述第1处理器的地址空间中确定上述第1存储设备的第3地址进行转换地，将上述帧发送给上述第1存储设备。本专利技术的另一例，是一种存储系统，其特征在于，包括：第1存储控制部，其包括第1处理器和第1存储器；第2存储控制部，其包括第2处理器和第2存储器；1个以上的存储设备；和1个以上的后端切换器，其将上述第1处理器、上述第2处理器和上述1个以上的存储设备连接，上述1个以上的后端切换器的每一个，从上述第1处理器接收包括在上述第1处理器的地址空间中的用于确定上述第1存储器中的第1位置的第4地址、在上述第1处理器的地址空间中用于确定上述第2存储器中的第2位置的第5地址、和要传输的数据长度的数据传输指示，将上述第5地址转换为在上述第2处理器的地址空间中用于确定上述第2存储器中的上述第2位置的第6地址，在上述第1存储器中的上述第1位置与上述第2存储器中的上述第2位置之间，传输上述数据长度的第1数据。专利技术效果根据本专利技术的一个方式，能够经由将存储控制部与存储设备之间连接的后端切换器，进行存储控制部之间的高效率的通信。附图说明图1是存储系统的结构例。图2是存储系统的其他结构例。图3A表示在存储控制部之间通信的数据请求、数据返回、和数据发送的帧的例子。图3B是在后端切换器中对于从处理器发送的帧中附加的地址决定切换动作的切换信息表的例子。图3C是表示后端切换器从处理器接收了数据发送或数据请求时的处理流程的流程图的例子的图。图4A表示切换信息表的例子。图4B是表示后端切换器从存储设备接收了数据发送或数据请求时的处理流程的流程图的例子的图。图5A是表示第1存储控制部对第2存储控制部发送数据的处理的序列的例子的图。图5B是表示第1存储控制部从第2存储控制部取得数据的处理的序列的例子的图。图6A是表示存储控制部对存储设备发送数据的处理的序列的例子的图。图6B是表示存储控制部从存储设备取得数据的处理的序列的例子的图。图7A是表示存储设备对存储控制部发送数据的处理的序列的例子的图。图7B是表示存储设备从存储控制部取得数据的处理的序列的例子的图。图8A是存储系统中能够使用的数据传输指示的帧格式例。图8B是示出表示后端切换器从存储控制部接收了数据传输指示时的处理流程的流程图的例子的图。图9A是表示第1存储控制部对第2存储控制部发送数据的处理的序列的其他例子的图。图9B是表示第1存储控制部从第2存储控制部取得数据的处理的序列的其他例子的图。图10是示出表示后端切换器从处理器接收了数据发送或数据请求时的处理流程的流程图的其他例子的图。图11是表示第1存储控制部对第2存储控制部发送数据的处理的序列的其他例子的图。图12是示出表示后端切换器从存储控制本文档来自技高网...

【技术保护点】
1.一种存储系统，其特征在于，包括：第1存储控制部，其包括第1处理器和第1存储器；第2存储控制部，其包括第2处理器和第2存储器；1个以上的存储设备；和1个以上的后端切换器，其将所述第1处理器、所述第2处理器和所述1个以上的存储设备连接，所述1个以上的后端切换器的每一个，参考从所述第1处理器接收到的帧并识别该帧的发送目标，在所述帧的发送目标是所述第2处理器的情况下，将所述帧中包括的、用于在所述第1处理器的地址空间中确定所述第2存储器中的位置的第1地址转换为用于在所述第2处理器的地址空间中确定所述第2存储器中的所述位置的第2地址，将包括所述第2地址的所述帧发送给所述第2存储控制部，在所述帧的发送目标是所述1个以上的存储设备中的第1存储设备的情况下，不对所述帧中包括的、用于在所述第1处理器的地址空间中确定所述第1存储设备的第3地址进行转换地，将所述帧发送给所述第1存储设备。

【技术特征摘要】
2017.04.28 JP PCT/JP2017/016951;2017.09.05 JP 20171.一种存储系统，其特征在于，包括：第1存储控制部，其包括第1处理器和第1存储器；第2存储控制部，其包括第2处理器和第2存储器；1个以上的存储设备；和1个以上的后端切换器，其将所述第1处理器、所述第2处理器和所述1个以上的存储设备连接，所述1个以上的后端切换器的每一个，参考从所述第1处理器接收到的帧并识别该帧的发送目标，在所述帧的发送目标是所述第2处理器的情况下，将所述帧中包括的、用于在所述第1处理器的地址空间中确定所述第2存储器中的位置的第1地址转换为用于在所述第2处理器的地址空间中确定所述第2存储器中的所述位置的第2地址，将包括所述第2地址的所述帧发送给所述第2存储控制部，在所述帧的发送目标是所述1个以上的存储设备中的第1存储设备的情况下，不对所述帧中包括的、用于在所述第1处理器的地址空间中确定所述第1存储设备的第3地址进行转换地，将所述帧发送给所述第1存储设备。2.如权利要求1所述的存储系统，其特征在于：在所述帧是用于从所述第1存储控制部对所述第2存储控制部发送数据的帧的情况下，所述帧包括从所述第1存储控制部发送给所述第2存储控制部的第1数据、和所述第1地址，所述第2处理器将所述第1数据保存到所述第2存储器中由所述第2地址确定的位置。3.一种存储系统，其特征在于，包括：第1存储控制部，其包括第1处理器和第1存储器；第2存储控制部，其包括第2处理器和第2存储器；1个以上的存储设备；和1个以上的后端切换器，其将所述第1处理器、所述第2处理器和所述1个以上的存储设备连接，所述1个以上的后端切换器的每一个，从所述第1处理器接收包括在所述第1处理器的地址空间中的用于确定所述第1存储器中的第1位置的第4地址、在所述第1处理器的地址空间中用于确定所述第2存储器中的第2位置的第5地址、和要传输的数据长度的数据传输指示，将所述第5地址转换为在所述第2处理器的地址空间中用于确定所述第2存储器中的所述第2位置的第6地址，在所述第1存储器中的所述第1位置与所述第2存储器中的所述第2位置之间，传输所述数据长度的第1数据。4.如权利要求3所述的存储系统，其特征在于：所述数据传输指示还包括数据的传输方向是从所述第1存储器至所述第2存储器的方向、还是从所述第2存储器至所述第1存储器的方向的指定，所述后端切换器，在所述数据的传输方向的指定是从所述第1存储器至所述第2存储器的方向的情况下，从所述第1存储器的所述第1位置取得所述第1数据，保存到所述第2存储器的所述第2位置，在所述数据的传输方向的指定是从所述第2存储器至所述第1存储器的方向的情况下，从所述第2存储器的所述第2位置取得所述第1数据，保存到所述第1存储器的所述第1位置。5.如权利要求2所述的存储系统，其特征在于：所述后端切换器对所述第2处理器通知所述第1数据的发送。6.如权利要求4所述的存储系统，其特征在于：在所述数据的传输方向的指定是从所述第1存储器至所述第2存储器的方向的情况下，所述后端切换器对所述第2处理器通知已在所述第2存储器的所述第2位置保存了所述第1数据，在所述数据的传输方向的指定是从所述第2存储器至所述第1存储器的方向的情况下，所述后端切换器对所述第1处理器通知已在所述第1存储器的所述第1位置保存了所述第1数据。7.如权利要求4所述的存储系统，其特征在于：所述数据传输指示还包括数据校验码，在所述数据的传输方向的指定是从所述第1存储器至所述第2存储器的方向的情况下，所述后端切换器，按照所述数据校验码，进行从所述第1存储器取得的所述第1数据中是否存在错误的检查，将所述检查的结果通知给所述第1处理器，在所述检查的结果表示不存在错误的情况下，将所述第1数据保存到所述第2存储器的所述第2位置，在所述数据的传输方向的指定是从所述第2存储器至所述第1存储器的方向的情况下，所述后端切换器，按照所述数据校验码，进行从所述第2存储器取得的所述第1数据中是否存在错误的检查，将所述检查的结果通知给所述第1处理器，在所述检查的结果表示不存在错误的情况下，将所述第1数据保存到所述第1存储器的所述第1位置。8.如权利要求3所述的存储系统，其特征在于：所述后端切换器，将从所述第1存储器取得的所述第1数据保存到所述第2存储器中之后，从所述第2存储器读取所述第1数据的至少一部分，对所述第1处理器通知可以从所述第2存储器读取所述第1数据的所述至少...

【专利技术属性】
技术研发人员：田中胜也，岛田健太郎，山本彰，杉本定广，
申请(专利权)人：株式会社日立制作所，
类型：发明
国别省市：日本,JP