碳化硅装置及其制作方法制造方法及图纸

本文中提供了碳化硅（SiC）装置的实施例。在一些实施例中，碳化硅（SiC）装置可以包括布置在SiC半导体层之上的栅电极，其中SiC半导体层包括：具有第一导电类型的漂移区域；布置在邻接于漂移区域的阱区域，其中阱区域具有第二导电类型；以及布置在邻接于阱区域的、具有第一导电类型的源区域，其中源区域包括源接触区域和收缩区域，其中收缩区域仅部分布置在栅电极之下，其中收缩区域中的薄片掺杂密度低于2.5x10

【技术实现步骤摘要】
【国外来华专利技术】碳化硅装置及其制作方法
技术介绍
本文公开的主题涉及半导体，并且更具体地涉及碳化硅（SiC）装置。这个部分旨在向读者介绍可能与本公开的各种方面有关的技术的各种方面，其在下面描述和/或要求保护。相信这个讨论在给读者提供背景信息以促进本公开的各种方面的更好的理解中是有帮助的。因此，应当理解这些陈述要以这个角度来阅读而不是作为现有技术的承认。典型地，与基于硅（Si）的装置对比，基于碳化硅（SiC）的装置（例如晶体管，诸如金属氧化物半导体场效应晶体管（MOSFET）、绝缘栅双极晶体管（IGBT）等）利用更高的栅极-源极驱动电压来操作。另外，这样的装置典型地采用短沟道、紧凑的单元节距，并且包括重度掺杂（例如，高于大约2.5x1014cm-2的薄片掺杂密度（浓度），或在一些实施例中，例如其中箱形剖面深度是大约0.25um，掺杂浓度高于大约1x1019cm-3）的源区域以获得低导通状态电阻（导通电阻）Rds(on)。作为结果，在这些使用条件中，基于SiC的装置在饱和发生前经常展现出高达大约二十倍的标称电流密度，经常展现出更软的漏极族I-V特性的“准”饱和。然而，这样的特征可以对装置在某些应用（例如，诸如功率变换系统）中耐受短路故障的能力有不利的影响。另外，在基于SiCMOS的装置中典型展现出的阈值电压的强负温度相关性可以造成在故障条件（如局部发热增加近似一个或多个结构（例如，MOS沟道））发生期间的饱和电流的瞬时增加。此外，很多装置设计的发展已经聚焦于减少装置导通状态电阻，这进一步增加故障条件下的峰值电流。现在认识到存在对改进的SiC装置及其制作方法的需要。
技术实现思路
本文提供了一种碳化硅（SiC）装置以及一种用于制作SiC装置的方法的实施例。在一些实施例中，碳化硅（SiC）装置可以包括布置在SiC半导体层之上的栅电极，其中SiC半导体层包括具有第一导电类型的漂移区域，布置在邻接于漂移区域的阱区域，其中阱区域具有第二导电类型；以及布置在邻接于阱区域的、具有第一导电类型的源区域，其中源区域包括源接触区域和收缩区域，其中收缩区域部分布置在栅电极之下，其中收缩区域中的薄片掺杂密度低于2.5x1014cm-2，并且其中收缩区域配置为在高于SiC装置的标称电流密度的电流密度耗尽以增加源区域的电阻。在一些实施例中，一种碳化硅（SiC）装置可以包括多个半导体装置单元，其中多个半导体装置单元中的每个包括具有第一导电类型的漂移区域；布置在漂移区域之上的栅电极；布置在邻接于漂移区域的阱区域，其中阱区域具有第二导电类型；以及布置在邻接于阱区域的、具有第一导电类型的源区域，其中源区域包括源接触区域和收缩区域，其中收缩区域不完全布置在栅电极之下，其中收缩区域中的薄片掺杂密度低于2.5x1014cm-2，并且源接触区域中的薄片掺杂密度至少是2.5x1014cm-2，并且其中阱区域被掺杂到收缩区域的大约两倍（2x）到大约十五倍（15x）。在一些实施例中，一种制作碳化硅（SiC）半导体层的方法可以包括形成具有第一导电类型的源区域，其包括将源区域的收缩区域注入到大体上低于2.5x1014cm-2的薄片掺杂密度，并且将邻接于收缩区域的源区域的源接触区域注入到高于收缩区域的薄片掺杂密度的薄片掺杂密度，通过将阱区域注入到收缩区域的薄片掺杂密度的大约两倍（2x）到大约十五倍（15x）的薄片掺杂密度来形成邻接于源区域的、具有第二导电类型的阱区域，并且在收缩区域的一部分和阱区域的一部分之上形成栅电极，其中栅电极不完全覆盖源区域的收缩区域。附图说明当参考附图阅读下面详细的描述时，本公开的这些和其它特征、方面和优势将会变得更好理解，其中遍及附图，相似的附图标记表示相似的部分，其中：图1是典型平面MOSFET装置的示意图；图2是说明图1的典型MOSFET装置的各种区域的电阻的示意图；图3是依照本技术的实施例的包括轻度掺杂收缩区域的SiCMOSFET装置的一部分的示意图；图4是示出说明依照本技术的实施例在高电流下1.2千伏（kV）额定SiCMOSFET装置的短路耐受时间（SCWT）的电压和电流波形的图表，其中单元节距和掺杂在设计之间变化；图5是说明依照本技术的实施例的对于各种栅极-源极电压在25℃的1.2kV额定SiCMOSFET装置的输出电流-电压特性的图表，其中收缩区域是轻度掺杂的，并且单元节距是减少的；图6是说明依照本技术的实施例的对于各种栅极-源极电压在25℃的1.2kV额定SiCMOSFET装置的输出电流-电压特性的图表，其中收缩区域是重度掺杂的，但是单元节距是增加的；图7是说明依照本技术的实施例的对于各种栅极源极电压在150℃的1.2kV额定SiCMOSFET装置的输出电流-电压特性的图表，其中收缩区域是轻度掺杂的，并且单元节距是减少的；图8是说明依照本技术的实施例的对于各种栅极源极电压在150℃的1.2kVSiCMOSFET装置的输出电流和电压特性的图表，其中源区域是重度掺杂的，并且单元节距是增加的；图9是说明依照本技术的实施例的在25℃的1.2kVSiCMOSFET装置的输出电流和电压特性的图表，其中收缩区域掺杂在设计之间变化。图10是说明依照本技术的实施例在150℃的1.2kVSiCMOSFET装置的输出电流和电压特性的图表，其中收缩区域掺杂在设计之间变化。图11是依照本技术的实施例的图9的图表的放大部分。图12是依照本技术的实施例的图10的图表的放大部分。图13是说明使用与减少饱和电流密度的其它方法相对的本文中公开的实施例的在减少饱和电流密度和增加导通电阻之间权衡的图表。具体实施方式下面将会描述本公开的一个或多个特定实施例。致力于提供这些实施例的简明描述，本说明书中可以不描述实际实现中的所有特征。应当意识到，在任何这样的实际实现的开发中，如在任何工程或设计项目中，必须做出大量实现特定的决定以实现开发者的特定目标，诸如符合可以从一个实现到另一个实现变化的系统相关和商业相关的约束。此外，应当意识到，对于从本公开获益的本领域普通技术人员，这样的开发努力可能是复杂并且耗时的，但是仍然将会是着手设计、制作和制造的例程。当引入本公开的各种实施例的元素时，冠词“a”、“an”、“the”以及“所述”旨在意味着存在该元素中的一个或多个。术语“包括”、“包含”和“具有”规定为包括性的并且意味着除了列出的元素还可以存在附加的元素。本实施例指向半导体装置设计（例如，基于碳化硅（SiC）的装置（诸如SiCMOSFET）设计），其中源区域包括可耗尽收缩区域（例如，具有低于大约2.5x1014cm-2或在一些实施例中在大约2.5x1012cm-2和大约5x1013cm-2之间的薄片掺杂密度），所述可耗尽收缩区域提供非线性、依赖电流密度的电阻来提高故障条件下的电流饱和特性。如下面讨论的，公开的收缩区域通常起作用来压缩或“夹断”高的源极电流密度，诸如在大约4x和大约10x标称电流密度（JDS,nominal）之间。当利用基于SiC的装置（例如，诸如SiCMOSFET）的功率开关被用来将负载连接到电力电子电路中的高压终端，或者被堆叠在跨越电力电子系统的电力终端的半桥配置中时，开关有时可以遇到在其中它们是将高压终端短路的临时低阻抗路径的部分的故障条件。这可以由在桥电路中错误地本文档来自技高网...

【技术保护点】
1.一种碳化硅（SiC）装置，所述碳化硅（SiC）装置包括：布置在SiC半导体层之上的栅电极，其中所述SiC半导体层包括：具有第一导电类型的漂移区域；布置在邻接于所述漂移区域的阱区域，其中所述阱区域具有第二导电类型；以及布置在邻接于所述阱区域的、具有所述第一导电类型的源区域，其中所述源区域包括源接触区域和收缩区域，其中所述收缩区域仅部分布置在所述栅电极之下，其中在所述收缩区域中的薄片掺杂密度低于2.5x1014 cm‑2，并且其中所述收缩区域配置为在高于所述SiC装置的标称电流密度的电流密度耗尽以增加所述源区域的电阻。

【技术特征摘要】
【国外来华专利技术】2016.02.24 US 15/0526641.一种碳化硅（SiC）装置，所述碳化硅（SiC）装置包括：布置在SiC半导体层之上的栅电极，其中所述SiC半导体层包括：具有第一导电类型的漂移区域；布置在邻接于所述漂移区域的阱区域，其中所述阱区域具有第二导电类型；以及布置在邻接于所述阱区域的、具有所述第一导电类型的源区域，其中所述源区域包括源接触区域和收缩区域，其中所述收缩区域仅部分布置在所述栅电极之下，其中在所述收缩区域中的薄片掺杂密度低于2.5x1014cm-2，并且其中所述收缩区域配置为在高于所述SiC装置的标称电流密度的电流密度耗尽以增加所述源区域的电阻。2.如权利要求1所述的SiC装置，其中所述源接触区域被重度掺杂到所述收缩区域的至少大约四倍（4x）。3.如权利要求1所述的SiC装置，其中所述收缩区域配置为当所述电流密度是所述SiC装置的标称额定电流密度的至少大约四倍（4x）时，大体上增加所述SiC装置的电阻。4.如权利要求1所述的SiC装置，其中所述收缩区域中的所述薄片掺杂密度在大约2.5x1012cm-2和大约5x1013cm-2之间。5.如权利要求1所述的SiC装置，所述收缩区域的宽度在大约0.5微米和大约2.5微米之间。6.如权利要求5所述的SiC装置，其中所述收缩区域配置为当支持高于额定漏极-源极电压的30%时，提供在大约5微秒和20微秒之间的短路耐受时间。7.如权利要求1所述的SiC装置，其中所述阱区域被掺杂到所述收缩区域的大约两倍（2x）到大约十五倍（15x）。8.如权利要求1所述的SiC装置，其中在具有高于额定值的30%的漏极电压的短路故障下，峰值电流被限制到标称额定值的大约四倍（4x）到大约十倍（10x）。9.如权利要求1所述的SiC装置，其中所述SiC装置的单元节距是大约4.5微米到大约6.5微米。10.一种碳化硅（SiC）装置，所述碳化硅（SiC）装置包括：多个半导体装置单元，其中所述多个半导体装置单元中的每个包括：具有第一导电类型的漂移区域；布置在所述漂移区域之上的栅电极；布置在邻接于所述漂移区域的阱区域，其中所述阱区域具有第二导电类型；以及布置在邻接于所述阱区域的、具有所述第一导电类型的源区域，其中所述源区域包括源接触区域和收缩区域，其中所述收缩区域不完全布置在所述栅电极之下，其中所述收缩区域中的薄片掺杂密度大体上低于2.5x1014cm-2并且所述源接触区...

【专利技术属性】
技术研发人员：PA罗西，LD斯特瓦诺维奇，GT邓恩，AV博罗特尼科夫，
申请(专利权)人：通用电气公司，
类型：发明
国别省市：美国,US