半导体装置及半导体装置的制造方法制造方法及图纸

本发明专利技术的第一绝缘层(41)设置在半导体基板(31)的第二面(P2)上，具有开口部(OP)。第二绝缘层(6)设置在第二面(P2)，与第一绝缘层(41)分离。层叠体(51)在第二面(P2)上，由氮化镓类材料制成，依次具有侧部n型外延层(7)和第一以及第二p型外延层(8、9)。层叠体(51)具有由第二p型外延层(9)构成的部分的外侧侧壁(SO)、从第二绝缘层(6)延伸的内侧侧壁(SI)以及顶面(ST)。n型接触层(12)设置于顶面(ST)上。源电极部(14)在顶面(ST)上与n型接触层(12)接触，且在外侧侧壁(SO)上与第二p型外延层(9)接触。栅极绝缘膜(16)设置于内侧侧壁(SI)上。

【技术实现步骤摘要】
【国外来华专利技术】半导体装置及半导体装置的制造方法
本专利技术涉及半导体装置及半导体装置的制造方法，特别是涉及使用氮化镓类材料的半导体装置及半导体装置的制造方法。
技术介绍
近年来，使用宽带隙半导体的半导体装置的开发活跃。氮化镓(GaN)类材料是宽带隙半导体中被特别期待的一种。因此，作为与GaN类材料相关的技术，研究了外延层的形成技术以及将外延层加工成期望的形状的微细加工技术。根据非专利文献1，考虑到向激光及紫外线检测器等光半导体装置的应用等，研究了使外延层生长为期望的形状的选择生长技术。作为光半导体装置以外的GaN类材料的有前景的应用，存在电力用半导体装置。在电力用半导体装置的制造方法中，典型的方法是在进行外延层的生长之后，根据需要进行用于对该外延层赋予期望的形状的蚀刻。特别是在制造近年研究活跃的具有沟槽栅结构的MOSFET(MetalOxideSemiconductorFieldEffectTransistor：金属氧化物半导体场效应晶体管)的情况下，典型的方法是，在外延层形成之后，通过干式蚀刻在该外延层中形成沟槽。沟槽栅型的MOSFET通常具有在纵向(沟槽的深度方向)上施加高电压的纵型结构。在该情况下，电场容易集中于沟槽底部，这容易成为耐电压降低的主要原因。因此，为了确保半导体装置的可靠性，需要缓和沟槽底部的电场集中。根据专利文献1，设置有由内侧沟槽及外侧沟槽构成的双重结构。在内侧的沟槽中设置有沟槽栅结构。在外侧沟槽中通过离子注入而设置有p型区域，特别是在外侧沟槽的底部设置有具有高杂质浓度的p+区域作为接触区域。在断开时，耗尽层从由p型区域构成的外侧沟槽的侧壁扩展。由此，缓和了施加于栅极氧化膜的电场，该栅极氧化膜设置在构成沟槽栅结构的内侧沟槽的底部上。由此，能够防止断开时的绝缘破坏。因此，耐电压得到提高。根据专利文献2，在n型GaN层上不使用离子注入而通过晶体生长来形成p型GaN层。然后，通过蚀刻而形成贯通n型GaN层并到达p型GaN层的凹部。在该凹部中设置有源电极。在所得到的半导体装置中，通过从p型GaN层扩展的耗尽层来缓和沟槽部的电场集中。在确保MOSFET的可靠性的基础上，还需要抑制雪崩击穿的产生。n沟道型MOSFET具有n型源极、p型主体以及n型漏极作为半导体区域。在MOSFET中内置有将这些n型源极、p型主体以及n型漏极分别作为发射极、基极以及集电极的寄生双极晶体管。当MOSFET中的电场集中点的电场强度超过雪崩电场强度时，由于产生电离碰撞而在漂移层内生成电子空穴对。该空穴蓄积在电势低的p型主体中。由此，p型主体的电势上升。由此，引起pn结的势垒降低。因此，更多的电子向p型主体注入。其结果是产生进一步的电离碰撞。由于该现象，最终导致半导体装置被破坏。为了避免该雪崩击穿的产生，需要从p型主体高效地抽出空穴，以避免p型主体的电势过度上升。因此，需要对p型主体以低电阻连接用于抽出空穴的电极。根据专利文献3，通过在p型主体区域上部分地进行离子注入，从而形成n型源极区域。在n型源极区域以及p型主体区域上分别设置有源极用电极以及主体用电极。主体用电极由特别适合与p型GaN(不是n型GaN)电接触的材料制成。由此，在具有较低的杂质浓度的p型主体区域与主体用电极之间确保比较良好的欧姆接触。通过使主体用电极与源极用电极相互电连接，能够比较高效地从p型主体区域抽出空穴。现有技术文献专利文献专利文献1：日本特开2012-178536号公报专利文献2：日本特开2014-192174号公报专利文献3：日本特开2009-177110号公报非专利文献非专利文献1：KazumasaHiramatsu等.“FabricationandcharacterizationoflowdefectdensityGaNusingfacet-controlledepitaxiallateralovergrowth(FACELO)”，JournalofCrystalGrowth，Volume221(2000)pp.316-326
技术实现思路
本专利技术所要解决的问题在上述专利文献1的技术中，通过离子注入而形成p型区域和p+区域。这样的工序虽然在碳化硅(SiC)材料中容易，但在氮化镓(GaN)类材料中是困难的。这是因为p型GaN难以抵挡工艺损伤。具体而言，在离子注入时产生的缺陷作为施主发挥作用，由此，通过离子注入而添加的受主被补偿。因此，通常难以通过离子注入来形成p型区域，特别是极难形成p+区域。因此，专利文献1的技术不适用于使用GaN类材料作为半导体材料的情况。此外，在专利文献1的技术中，形成p+区域的位置由抗蚀剂掩模规定。因此，从确保用于形成抗蚀剂掩模的光刻中的对位余量的观点出发，需要在一定程度上增大沟槽底部的面积。其结果是，难以确保MOSFET的每单位面积的n型源极区域的面积较大。因此，MOSFET的导通电阻容易变大。在上述专利文献2的技术中，若为了形成上述的凹部而进行干式蚀刻，则在p型GaN层中形成作为n型杂质(施主)发挥作用的结晶缺陷。因由此产生的载流子的补偿效果而导致p型的有效载流子浓度显著降低。因此，若仅通过干式蚀刻，则无法与p型GaN层取得欧姆接触。因此，考虑实施通过湿式蚀刻来除去形成有结晶缺陷的部位的工序。然而，该工序的控制非常困难。用于GaN的湿式蚀刻的氢氧化钾(KOH)溶液对位错或蚀刻损伤层等的结晶缺陷部位具有极高的蚀刻速率。因此，在基板的位错密度高的情况下，在与沟道长度对应的仅具有较小厚度的p型GaN层中难以停止蚀刻的进行，蚀刻进行到p型GaN层之下的n型漂移层的可能性大。在这种情况下，之后形成的源电极经由n型漂移层而与漏电极短路。因此，无法期待足够的制造成品率。此外，具有p型的GaN容易被氢破坏，其结果是具有惰性化的特征。因此，为了使p型GaN层活化，需要用于除去氢的退火。然而，在专利文献2的结构中，层叠在p型GaN层上的n型GaN层有可能阻碍氢从p型GaN层脱离。因此，有可能无法得到p型GaN层的足够的活性。在上述专利文献3的技术中，必须与源极用电极分开设置主体用电极，并且必须将两者电连接。因此制造工序复杂。另外，即使选择适合p型GaN的材料来作为主体用电极的材料，也难以得到与具有较低的杂质浓度的p型主体区域的良好的欧姆接触。p型主体区域的杂质浓度需要根据沟道的特性来设定，因此不能够仅考虑与主体用电极的接触电阻而提高p型主体区域的杂质浓度。另外，即使假设从沟道特性的观点出发允许提高p型主体区域的杂质浓度，p型主体区域的高杂质浓度也会对通过向p型主体区域的离子注入而形成的n型源极区域的特性产生不良影响。如果p型主体的杂质浓度高，则为了提高n型源极区域的有效杂质浓度，需要提高离子注入的掺杂浓度。其结果是，n型源极区域中的杂质散射和注入损伤等的影响变大，因此n型源极区域的电阻变大。其结果是MOSFET的导通电阻增大。因此，不得不将p型主体区域的杂质浓度设定得比较低。因此，在专利文献3的技术中，有时难以充分抑制雪崩击穿的产生。另外，在上述内容中，对使用GaN类材料的MOSFET的可靠性确保进行了详细说明，但如在后详述那样，在考虑到反向耐电压的GaN类二极管的可靠性确保中，电极与p型半导体区域的以低电阻的接触也是重要的技术。本专利技术是本文档来自技高网...

【技术保护点】
1.一种半导体装置(91、91M、92)，其中，具有：半导体基板(31)，所述半导体基板(31)具有第一面(P1)和与所述第一面(P1)相反的第二面(P2)；第一绝缘层(41)，所述第一绝缘层(41)设置在所述半导体基板(31)的所述第二面(P2)上，具有部分地露出所述第二面(P2)的开口部(OP)；第二绝缘层(6)，所述第二绝缘层(6)设置在所述半导体基板(31)的所述第二面(P2)上，与所述第一绝缘层(41)分离；层叠体(51)，所述层叠体(51)在所述半导体基板(31)的所述第二面(P2)上，依次具有由氮化镓类材料制成的、侧部n型外延层(7)、具有第一杂质浓度的第一p型外延层(8)以及具有比所述第一杂质浓度高的杂质浓度的第二p型外延层(9)，所述层叠体(51)具有外侧侧壁(SO)、内侧侧壁(SI)以及顶面(ST)，所述外侧侧壁(SO)具有由所述第二p型外延层(9)构成的部分，并从所述第一绝缘层(41)延伸且与所述半导体基板(31)的所述第二面(P2)形成比直角小的角度，所述内侧侧壁(SI)具有由所述第一p型外延层(8)构成的部分并且从所述第二绝缘层(6)延伸，所述顶面(ST)连接所述外侧侧壁(SO)以及所述内侧侧壁(SI)；n型接触层(12)，所述n型接触层(12)设置在所述层叠体(51)的所述顶面(ST)上，与所述第一p型外延层(8)接触；源电极部(14)，所述源电极部(14)在所述层叠体(51)的所述顶面(ST)上与所述n型接触层(12)接触，且在所述层叠体(51)的所述外侧侧壁(SO)上与所述第二p型外延层(9)接触；漏电极(15)，所述漏电极(15)设置在所述第一面(P1)上；栅极绝缘膜(16)，所述栅极绝缘膜(16)设置在所述层叠体(51)的所述内侧侧壁(SI)上；以及栅电极(61)，所述栅电极(61)设置在所述栅极绝缘膜(16)上。...

【技术特征摘要】
【国外来华专利技术】2016.03.23 JP 2016-0579971.一种半导体装置(91、91M、92)，其中，具有：半导体基板(31)，所述半导体基板(31)具有第一面(P1)和与所述第一面(P1)相反的第二面(P2)；第一绝缘层(41)，所述第一绝缘层(41)设置在所述半导体基板(31)的所述第二面(P2)上，具有部分地露出所述第二面(P2)的开口部(OP)；第二绝缘层(6)，所述第二绝缘层(6)设置在所述半导体基板(31)的所述第二面(P2)上，与所述第一绝缘层(41)分离；层叠体(51)，所述层叠体(51)在所述半导体基板(31)的所述第二面(P2)上，依次具有由氮化镓类材料制成的、侧部n型外延层(7)、具有第一杂质浓度的第一p型外延层(8)以及具有比所述第一杂质浓度高的杂质浓度的第二p型外延层(9)，所述层叠体(51)具有外侧侧壁(SO)、内侧侧壁(SI)以及顶面(ST)，所述外侧侧壁(SO)具有由所述第二p型外延层(9)构成的部分，并从所述第一绝缘层(41)延伸且与所述半导体基板(31)的所述第二面(P2)形成比直角小的角度，所述内侧侧壁(SI)具有由所述第一p型外延层(8)构成的部分并且从所述第二绝缘层(6)延伸，所述顶面(ST)连接所述外侧侧壁(SO)以及所述内侧侧壁(SI)；n型接触层(12)，所述n型接触层(12)设置在所述层叠体(51)的所述顶面(ST)上，与所述第一p型外延层(8)接触；源电极部(14)，所述源电极部(14)在所述层叠体(51)的所述顶面(ST)上与所述n型接触层(12)接触，且在所述层叠体(51)的所述外侧侧壁(SO)上与所述第二p型外延层(9)接触；漏电极(15)，所述漏电极(15)设置在所述第一面(P1)上；栅极绝缘膜(16)，所述栅极绝缘膜(16)设置在所述层叠体(51)的所述内侧侧壁(SI)上；以及栅电极(61)，所述栅电极(61)设置在所述栅极绝缘膜(16)上。2.根据权利要求1所述的半导体装置(91、91M、92)，其中，还具有底部n型外延层(5)，所述底部n型外延层(5)设置在所述半导体基板(31)的所述第二面(P2)上，由氮化镓类材料制成，所述第二绝缘层(6)经由所述底部n型外延层(5)而设置在所述半导体基板(31)的所述第二面(P2)上，所述层叠体(51)经由所述底部n型外延层(5)设置而在所述半导体基板(31)的所述第二面(P2)上。3.根据权利要求1或2所述的半导体装置(91、91M、92)，其中，还具有层间绝缘膜(19)和覆盖电极层(20)，所述层间绝缘膜(19)设置在所述栅电极(61)上，所述覆盖电极层(20)设置在所述源电极部(14)以及所述层间绝缘膜(19)上，所述层间绝缘膜(19)以及所述栅极绝缘膜(16)不含氢。4.根据权利要求1至3中任一项所述的半导体装置(91、91M、92)，其中，所述栅极绝缘膜(16)配置在所述第二绝缘层(6)上。5.根据权利要求1至4中任一项所述的半导体装置(91、91M、92)，其中，所述栅极绝缘膜(16)包括Al2O3膜及SiO2膜中的至少一种。6.一种半导体装置(93、94)，其中，具有：半导体基板(31、32)，所述半导体基板(31、32)具有第一面(P1)和与所述第一面(P1)相反的第二面(P2)；绝缘层(42)，所述绝缘层(42)设置在所述半导体基板(31、32)的所述第二面(P2)上，具有部分地露出所述第二面(P2)的开口部(OP)；层叠体(53)，所述层叠体(53)在所述半导体基板(31、32)的所述第二面(P2)上，由氮化镓类材料制成，依次具有n型外延层(7D)和p型外延层(9D)，并且具有从所述绝缘层(42)延伸且与所述半导体基板(31、32)的所述第二面(P2)形成比直角小的角度的侧壁(SS)以及与所述侧壁(SS)连接的顶面(ST)；n型势垒层(12D)，所述n型势垒层(12D)部分地设置在所述层叠体(53)的所述顶面(ST)上，与所述n型外延层(7D)接触；阳电极(25)，所述阳电极(25)在所述层叠体(53)的所述顶面(ST)上与所述p型外延层(9D)以及所述n型势垒层(12D)接触，且在所述层叠体(53)的所述侧壁(SS)上与所述p型外延层(9D)接触；以及阴电极(24)，所述阴电极(24)设置在所述第一面(P1)上。7.根据权利要求6所述的半导体装置(94)，其中，所述半导体基板(32)包括：n型区域(2)，所述n型区域(2)由所述绝缘层(42)的所述开口部(OP)露出；以及p型区域(26)，所述p型区域(26)设置在所述绝缘层(42)与所述n型区域(2)之间，与所述n型外延层(7D)接触。8.一种半导体装置(91、91M、92)的制造方法，其中，具有：准备具有第一面(P1)和与所述第一面(P1)相反的第二面(P2)的半导体基板(31)的工序；在所述半导体基板(31)的所述第二面(P2)上形成具有部分地露出所述第二面(P2)的开口部(OP)的第一绝缘层(41)的工序；在所述半导体基板(31)的所述第二面(P2)上形成与所述第一绝缘层(41)分离的第二绝缘层(6)的工序；形成层叠体(51)的工序，通过使用所述第一绝缘层(41)以及所述第二绝缘层(6)作为生长掩模的、所述半导体基板(31)的所述第二面(P2)上的氮化镓类材料的选择性外延生长，依次堆积侧部n型外延层(7)、具有第一杂质浓度的第一p型外延层(8)、以及具有比所述第一杂质浓度高的杂质浓度的第二p型外延层(9)，从而形成具有从所述第一绝缘层(41)延伸且与所述半导体基板(31)的所述第二面(P2)形成比直角小的角度的外侧侧壁(SO)...

【专利技术属性】
技术研发人员：林田哲郎，南条拓真，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：日本,JP