半导体装置及其制造方法制造方法及图纸

本发明专利技术提供具有接触沟槽的半导体装置及其制造方法，半导体装置具备：半导体基板；设置在半导体基板的上表面侧的第一导电型的漂移区；设置在漂移区的上方的第二导电型的基区；设置在基区的上方的第一导电型的源区；从源区的上端侧贯通源区和基区而设置的2个以上的沟槽部；在相邻的沟槽部之间与源区邻接地设置的接触沟槽；设置在接触沟槽的下方的第二导电型的接触层，接触层的掺杂浓度的峰位置比源区的下端浅。

【技术实现步骤摘要】
【国外来华专利技术】半导体装置及其制造方法
本专利技术涉及半导体装置及其制造方法。
技术介绍
一直以来，已知在具有2个以上的沟槽部的半导体装置中，在相邻的沟槽部之间具有接触沟槽，在接触沟槽的下方具有P+型的接触层(例如，参照专利文献1和2)。专利文献1：日本特开2015-213193号公报专利文献2：日本特开2015-065420号公报
技术实现思路
技术问题但是，在现有的半导体装置中，若因微细化而使台面宽度变小，则存在P+型的接触层对阈值电压Vth造成影响的情况。技术方案在本专利技术的第一方面中，提供一种半导体装置，该半导体装置具备：半导体基板；第一导电型的漂移区，其设置在半导体基板的上表面侧；第二导电型的基区，其设置在漂移区的上方；第一导电型的源区，其设置在基区的上方；2个以上的沟槽部，其设置为从源区的上端侧贯通源区和基区；接触沟槽，其在相邻的沟槽部之间与源区邻接地设置；以及第二导电型的接触层，其设置在接触沟槽的下方，接触层的掺杂浓度的峰位置比源区的下端浅。接触层可以具有掺杂浓度的多个峰。峰位置可以是多个峰中的掺杂浓度最大的峰的峰位置。源区的下端可以比接触沟槽的下端深。2个以上的沟槽部可以具有沟槽导电部，并且源区的下端比沟槽导电部的上端深。源区的下端在沟槽部的排列方向上可以具有2个以上的沟槽部之间的台面宽度的10％以上、且30％以下的宽度。源区可以设置为沿沟槽部的延伸方向延伸。半导体装置可以还具备设置在基区的上方的第二导电型的接触区。源区和接触区可以在沟槽部的延伸方向上交替地设置。接触层可以设置为沿2个以上的沟槽部的延伸方向延伸。接触层可以设置在接触沟槽的侧壁的至少一部分。接触层的下端可以比源区的下端深。接触层的深度方向的厚度可以为0.1μm以上、且1.0μm以下。接触层的下端可以比基区的厚度的一半的位置浅。接触层的下端的深度可以等于基区的下端的深度。接触层的上端可以比源区的下端浅。接触层的下端的宽度在沟槽部的排列方向上可以比接触层的上端的宽度窄。在接触沟槽的下方，接触层的掺杂浓度可以大于同一深度的源区的掺杂浓度。接触沟槽的下端在沟槽部的排列方向上可以具有0.1μm以上、且0.4μm以下的宽度。接触沟槽可以具有锥形。半导体装置可以还具备设置在第一接触层的下方的第二导电型的第二接触层。半导体装置可以还具备设置在漂移区和基区之间，并且浓度比漂移区高的第一导电型的积累区。接触层可以与积累区接触。接触层的下端可以设置在比积累区的上端和源区的下端之间的距离的一半深的位置。半导体装置可以还具备被形成为比第一积累区深并且掺杂浓度比漂移区高的第一导电型的第二积累区。在本专利技术的第二方面中，提供一种半导体装置的制造方法，该半导体装置的制造方法具备：在半导体基板的上表面侧形成第一导电型的漂移区、第二导电型的基区、第一导电型的源区和贯通源区和基区的2个以上的沟槽部的步骤；在2个沟槽部之间与源区邻接地形成接触沟槽的步骤；从接触沟槽的下端向基区的下方注入掺杂剂，在与接触沟槽的下端相对的区域以使掺杂浓度的峰位置比源区的下端浅的方式形成第二导电型的接触层的步骤。形成接触层的步骤可以具有注入第一掺杂剂的步骤和注入第二掺杂剂的步骤。形成源区的步骤可以具有在基区的整个面形成源区的步骤，形成接触沟槽的步骤可以具有在形成在基区的整个面的源区的内部、在2个沟槽部之间形成接触沟槽的步骤。应予说明，上述的
技术实现思路
未列举本专利技术的所有特征。另外，这些特征组的再组合也能够成为专利技术。附图说明图1A是表示实施例1的半导体装置100的一例的俯视图。图1B是表示实施例1的半导体装置100的a-a’截面的一例的图。图2表示接触层28的周边的放大图的一例。图3表示接触层28的周边的在图2的Z-Z'截面处的掺杂浓度分布的一例。图4表示半导体装置100的更具体的结构的一例。图5A是表示比较例1的半导体装置500的一例的俯视图。图5B是表示比较例1的半导体装置500的a-a'截面的一例的图。图5C是表示比较例1的半导体装置500的b-b'截面的一例的图。图6是表示实施例1和比较例2、3的内建电位ΔVbi的图表。图7A是表示实施例2的半导体装置100的一例的俯视图。图7B是表示实施例2的半导体装置100的a-a'截面的一例的图。图7C是表示实施例2的半导体装置100的b-b'截面的一例的图。图8表示实施例3的半导体装置100的结构的一例。图9表示半导体装置100的制造方法的一例。图10A是表示实施例4的半导体装置100的a-a'截面的一例的图。图10B表示实施例4的半导体装置100的更具体的结构的一例。图10C表示接触层28的周边的在图10B的Y-Y'截面处的掺杂浓度分布的一例。图11A是表示实施例5的半导体装置100的一例的俯视图。图11B是表示实施例5的半导体装置100的a-a'截面的一例的图。图12A是表示实施例6的半导体装置100的一例的俯视图。图12B是表示实施例6的半导体装置100的a-a'截面的一例的图。符号说明10：半导体基板，12：源区，14：基区，15：接触区，16：积累区，17：阱区，18：漂移区，20：缓冲区，22：集电极区，24：集电极电极，26：层间绝缘膜，27：接触沟槽，28：接触层，30：虚设沟槽部，32：绝缘膜，34：虚设导电部，40：栅极沟槽部，42：绝缘膜，44：栅极导电部，50：栅极金属层，52：发射极电极，55：接触孔，56：接触孔，57：接触孔，60：发射极沟槽部，62：绝缘膜，64：发射极导电部，70：晶体管部，80：二极管部，82：阴极区，93：注入区域，94：注入区域，100：半导体装置，500：半导体装置。具体实施方式以下，通过专利技术的实施方式对本专利技术进行说明，但以下的实施方式不限定权利要求书所涉及的专利技术。另外，在实施方式中说明的特征的全部组合未必是专利技术的解决方案所必须的。[实施例1]图1A是表示实施例1的半导体装置100的一例的俯视图。图1B是表示实施例1的半导体装置100的a-a'截面的一例的图。本例的半导体装置100为具有晶体管部70和二极管部80的半导体芯片，晶体管部70包括IGBT(InsulatedGateBipolarTransistor：绝缘栅双极型晶体管)等晶体管，二极管部80包括FWD(FreeWheelDiode：续流二极管)等二极管。在图1A中表示芯片端部周边的芯片表面，并省略其它区域。应予说明，在本说明书中将与半导体基板10的深度方向平行的方向上的一侧称作“上”，另一侧称作“下”。“上”和“下”不限于重力方向。将连结发射极电极和集电极电极的方向称作深度方向。另外，在各实施例中，表示了将第一导电型设为N型，将第二导电型设为P型的例子，但基板、层、区域等的导电型可以分别为相反的极性。本例的半导体装置100在芯片的上表面侧具有源区12、接触区15、阱区17、接触沟槽27、虚设沟槽部30、栅极沟槽部40、栅极金属层50、发射极电极52、接触孔55、56、57和发射极沟槽部60。应予说明，在本说明书中，在简称为沟槽部的情况下，指的是虚设沟槽部30、栅极沟槽部40和发射极沟槽部60。半导体基板10为由硅等半导体形成的基板。半导体基板10可以由碳化硅和氮化镓等化合物半导体形成。本例的半导体基板10为N+型。半导体基板10包括：本文档来自技高网...

【技术保护点】
1.一种半导体装置，其特征在于，具备：半导体基板；第一导电型的漂移区，其设置在所述半导体基板的上表面侧；第二导电型的基区，其设置在所述漂移区的上方；第一导电型的源区，其设置在所述基区的上方；2个以上的沟槽部，其设置为从所述源区的上端侧贯通所述源区和所述基区；接触沟槽，其在相邻的沟槽部之间与所述源区邻接地设置；以及第二导电型的第一接触层，其设置在所述接触沟槽的下方，所述第一接触层的掺杂浓度的峰位置比所述源区的下端浅。

【技术特征摘要】
【国外来华专利技术】2016.09.14 JP 2016-180025;2017.08.09 JP 2017-154301.一种半导体装置，其特征在于，具备：半导体基板；第一导电型的漂移区，其设置在所述半导体基板的上表面侧；第二导电型的基区，其设置在所述漂移区的上方；第一导电型的源区，其设置在所述基区的上方；2个以上的沟槽部，其设置为从所述源区的上端侧贯通所述源区和所述基区；接触沟槽，其在相邻的沟槽部之间与所述源区邻接地设置；以及第二导电型的第一接触层，其设置在所述接触沟槽的下方，所述第一接触层的掺杂浓度的峰位置比所述源区的下端浅。2.根据权利要求1记载的半导体装置，其特征在于，所述第一接触层的掺杂浓度具有多个峰。3.根据权利要求2记载的半导体装置，其特征在于，所述峰位置是所述多个峰中的掺杂浓度最大的峰的峰位置。4.根据权利要求1～3中任意一项记载的半导体装置，其特征在于，所述源区的下端比所述接触沟槽的下端深。5.根据权利要求1～4中任意一项记载的半导体装置，其特征在于，所述2个以上的沟槽部具有沟槽导电部，所述源区的下端比所述沟槽导电部的上端深。6.根据权利要求1～5中任意一项记载的半导体装置，其特征在于，所述源区的下端在所述沟槽部的排列方向上具有所述2个以上的沟槽部之间的台面宽度的10％以上、且30％以下的宽度。7.根据权利要求1～6中任意一项记载的半导体装置，其特征在于，所述源区设置为沿所述沟槽部的延伸方向延伸。8.根据权利要求1～6中任意一项记载的半导体装置，其特征在于，所述半导体装置还具备设置在所述基区的上方的第二导电型的接触区，所述源区和所述接触区在所述沟槽部的延伸方向上交替地设置。9.根据权利要求1～8中任意一项记载的半导体装置，其特征在于，所述第一接触层设置为沿所述2个以上的沟槽部的延伸方向延伸。10.根据权利要求1～9中任意一项记载的半导体装置，其特征在于，所述第一接触层设置在所述接触沟槽的侧壁的至少一部分。11.根据权利要求1～10中任意一项记载的半导体装置，其特征在于，所述第一接触层的下端比所述源区的下端深。12.根据权利要求1～11中任意一项记载的半导体装置，其特征在于，所述第一接触层的深度方向的厚度为0.1μm以上、且1.0μm以下。13.根据权利要求1～11中任意一项记载的半导体装置，其特征在于，所述第一接触层的下端比所述基区的厚度的一半的位置浅。14.根据权利要求1～13中任意一项记载的半导体装置，其特征在于，所述第一接触层的...

【专利技术属性】
技术研发人员：内藤达也，
申请(专利权)人：富士电机株式会社，
类型：发明
国别省市：日本,JP