【技术实现步骤摘要】
【国外来华专利技术】用于计算机系统的可重配置数据接口单元相关申请的交叉引用本申请要求于2016年3月14日提交的、申请序列号为15/069,700、名称为“用于计算机系统的可重配置数据接口单元”的美国非临时专利申请的优先权,该申请在此通过引用如同复制一样并入本文。
技术介绍
本公开涉及数字信号处理,包括用于灵活计算系统的数据组织。诸如计算机和更专业的计算系统的电子系统的组件通常被集成到称为片上系统(SoC,system-on-chip)的单个集成电路或芯片中。SoC可能包含数字、模拟、混合信号和射频功能。SoC可以包括微控制器、微处理器或数字信号处理器(digitalsignalprocessor,DSP)内核。SoC可以附加地或替代地包括专用硬件系统,诸如专用硬件计算流水线或专用计算系统。一些SoC,称为多处理器片上系统(multiprocessorSystem-on-Chip,MPSoC),包括不止一个处理器内核或处理单元。其它组件包括诸如ROM、RAM、EEPROM和闪存的存储器模块,包括振荡器和锁相环的定时源,包括计数器的外部设备,实时定时器和上电复位发生器,包括诸如USB、火线、以太网、USART、SPI、模拟接口(如模数转换器(analog-to-digitalconverter,ADC)和数模转换器(digital-to-analogconverters,DAC))的行业标准的外部接口,以及电压调节器和电源管理电路。
技术实现思路
在一个实施例中,提供了一种装置,包括:第一组行缓冲器,被配置为存储来自片上系统的存储器的多个数据块;以及字段组合电路,被配置为生成来自每个所述 ...
【技术保护点】
1.一种装置,包括:第一组行缓冲器,被配置为通过至少一个数据总线从片上系统的存储器接收和存储多个数据块;字段组合电路,被配置为根据多个重新配置方案从每个所述数据块生成多个数据段;第二组行缓冲器,被配置为与所述字段组合电路通信,以存储每个数据块的所述多个数据段;和切换电路,被配置为根据所述片上系统的处理单元的执行模式从所述多个数据段生成多个数据流。
【技术特征摘要】
【国外来华专利技术】2016.03.14 US 15/069,7001.一种装置,包括:第一组行缓冲器,被配置为通过至少一个数据总线从片上系统的存储器接收和存储多个数据块;字段组合电路,被配置为根据多个重新配置方案从每个所述数据块生成多个数据段;第二组行缓冲器,被配置为与所述字段组合电路通信,以存储每个数据块的所述多个数据段;和切换电路,被配置为根据所述片上系统的处理单元的执行模式从所述多个数据段生成多个数据流。2.根据权利要求1所述的装置,进一步包括:一组I/O(I/O)缓冲器,配置为存储所述多个数据流;和一组多路复用器,耦合在所述第二组行缓冲器和所述一组(I/O)缓冲器之间,每个多路复用器包括耦合到所述第二组行缓冲器的子集的多个输入和耦合到相应I/O缓冲器的输出,每个多路复用器被配置为根据可重新配置的MUX选择器电路选择对应于所述第二组的选择的行缓冲器的输入。3.根据权利要求1-2中任一项所述的装置,进一步包括:第一组地址生成单元AGU,耦合到所述第二组行缓冲器,每个地址生成单元被配置为根据对于相应数据周期的所述AGU指示的地址选择性地从所述第二组的相应行缓冲器的输出读取。4.根据权利要求1-3中任一项所述的装置,进一步包括:第二组AGU,耦合到所述一组I/O缓冲器,所述第二组的每个AGU被配置为根据对于相应的数据周期的所述AGU指示的地址选择性地从相应I/O缓冲器的输出读取。5.根据权利要求1-4中任一项所述的装置,其中:所述第二组的每个AGU被配置为根据所述SoC的所述处理单元的执行模式从相应的I/O缓冲器的输出中选择性地读取。6.根据权利要求1-5中任一项所述的装置,进一步包括:第三组AGU,耦合到所述一组I/O缓冲器,所述第三组的每个AGU被配置为根据对于相应的数据周期的所述AGU指示的地址选择性地将数据写入相应的I/O缓冲器。7.根据权利要求1-6中任一项所述的装置,其中,所述多路复用器组是第一组多路复用器,所述装置进一步包括:所述第二组行缓冲器和所述一组I/O缓冲器之间的第二组多路复用器,所述第二组的每个多路复用器包括耦合到所述一组I/O缓冲器的子集的输入和耦合到所述第二组的相应行缓冲器的输出,所述第二组的每个多路复用器被配置为根据可重新配置的MUX选择器电路选择对应于选择的I/O缓冲器的输入。8.根据权利要求1-7中任一项所述的装置,进一步包括:处理单元,包括一组流数据缓冲器,耦合到所述一组I/O缓冲器的输出;其中,所述一组流数据缓冲器被配置为将数据存储在所述处理单元的所述执行模式中。9.根据权利要求1-8中任一项所述的装置,其中:所述处理单元的所述执行模式是所述第一处理单元的多个执行模式的第一执行模式;以及所述切换电路可重新配置,以根据所述处理单元的所述多个执行模式从所述多个数据段生成所述多个数据流。10.一种片上系统的数据处理方法,包括:从多个数据块中的每一个生成多个数据段;将每个数据块的所述多个数据段存储在一组行缓冲器中;选择性地从所述一组行缓冲器中读取,以组合来自多个数据块的数据段的部分以形成多个数据流;和基于用于片上系统SoC的处理单元的多个执行模式,将所述多个数据流存储在一组输入/输出I/O缓冲器中。11.根据权利要求10所述的方法,其中,从所述第一组行缓冲器中选择性地读取包括:根据从来自耦合到所述一组行缓冲器的第一组AGU的对应的地址生成单元AGU指示的地址从每个行缓冲器选择性读取。12.根据权利要求10-11中任一项所述的方法,进一步包括:根据来自耦合到所述一组I/O缓冲器的第二组AGU的相应AGU指示的地址,从每个I/O缓冲器中选择性地读取。13.根据权利要求10-12中任一项所述的方法,进一步包括:基于从每个I/O缓冲器中选择性地读取,将数据存储在第一处理单元的一组流缓冲器中。14.根据权利要求10-13中任一项所述的方法,进一步包括:在可重新配置数据接口单元RDIU处接收来自多个数据总线的所述多个数...
【专利技术属性】
技术研发人员:王强,顾振国,李强,王卓磊,
申请(专利权)人:华为技术有限公司,
类型:发明
国别省市:广东,44
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。