用于在存储器装置镜像命令/地址或解译命令/地址逻辑的技术制造方法及图纸

示例包括用于在存储器装置处镜像命令/地址或解译命令/地址逻辑的技术。位于双列直插式存储器模块（DIMM）上的存储器装置可以包括具有逻辑的电路，所述逻辑能够接收命令/地址信号，并基于存储器装置的一个或多个短接引脚来镜像命令/地址或解译命令/地址信号中指示的命令/地址逻辑。

【技术实现步骤摘要】
【国外来华专利技术】用于在存储器装置镜像命令/地址或解译命令/地址逻辑的技术相关案例本申请要求2016年9月15日提交的美国专利No.15/266991，标题为“用于在存储器装置镜像命令/地址或解译命令/地址逻辑的技术”在35U.S.C§365（c）下的优先权，其进而要求2016年3月5日提交的美国临时申请No.62/304212，标题为“用于在存储器装置镜像命令/地址或解译命令/地址逻辑的技术”的优先权的权益。这些文档的整体公开为了所有目的通过引用而被结合在本文中。
本文描述的示例通常涉及双列直插式存储器模块（DIMM）上的存储器装置。
技术介绍
与计算平台或系统（诸如配置为服务器的那些计算平台或系统）耦合的存储器模块可以包括双列直插式存储器模块（DIMM）。DIMM可以包括各种类型的存储器，包括易失性或非易失性类型的存储器。随着存储器技术已经进步到包括具有越来越高密度的存储器单元，DIMM的存储器容量也已相当大地增加。而且，对于访问要写入到DIMM中所包括的存储器或从其读取的数据的数据速率的进步使得大量数据能够在需要访问的请求方和DIMM中包括的存储器装置之间流动。较高的数据速率可能导致传送到在DIMM所包括的存储器/从其传送的信号的增加的频率。附图说明图1示出了示例系统。图2示出了双列直插式存储器模块（DIMM）的示例第一部分。图3示出了DIMM的示例第二部分。图4示出了示例引脚图。图5示出了示例存储器装置逻辑。图6示出了示例设备。图7示出了示例第一逻辑流程。图8示出了示例第一逻辑流程。图9示出了示例存储介质。图10示出了示例计算平台。具体实施方式如由本公开所设想的，对于访问要被写入到在DIMM的存储器或存储器装置或从其读取的数据的较高数据速率可导致传送到在DIMM的存储器装置/从其传送的信号的增加的频率。可以实现用于改进信号完整性以及节省功率以包括命令/地址信号镜像或反转（inversion）的技术。在一些示例中，当DIMM的相对侧上的存储器装置之间的互连分支线（stub）被最小化或做得尽可能短时，经由增加的频率来传送数据的存储器总线可以执行得最好。一些现有DIMM可以使用特殊的“镜像”封装或者承受长分支线和关联的次优信号布线。其它DIMM可以通过不使用不同镜像的封装来处置这。而是，这些其它DIMM可以针对存储器装置的引脚来执行命令/地址的镜像，所述引脚可以在不改变功能性的情况下被交换。例如，可以纯粹用于地址位的引脚。例如，用于命令位的引脚可不被交换。对于针对命令/地址信号的反转的这种类型的交换可能发生相同的情况。这可以相当大地限制可用于镜像的引脚的数量。而且，在当前计算系统如何通过在DIMM的存储器装置来实现反转的一些示例中，存储器控制器可在初始化期间使用多个命令周期。可以正常发布第一周期，并且第二周期可以在逻辑反转的情况下发布相同命令的副本。这可能对主机存储器控制器施加非常复杂的要求来翻转或反转位。图1示出了系统100。如图1中所示的，在一些示例中，系统100包括耦合到DIMM120-1至120-n的主机110，其中“n”是具有大于2的值的任何正整数。对于这些示例，DIMM120-1至120-n可以经由一个或多个通道140-1至140-n而被耦合到主机110。如图1中所示的，主机110可以包括操作系统（OS）114、一个或多个应用（（一个或多个）App）116和电路112。电路112可以包括与存储器控制器113耦合的一个或多个处理元件111（例如，处理器或处理器核）。主机110可以包括但不限于个人计算机、桌上型计算机、膝上型计算机、平板计算机、服务器、服务器阵列或服务器场、web服务器、网络服务器、因特网服务器、工作站、小型计算机、大型计算机、超级计算机、网络装备、web装备、分布式计算系统、多处理器系统、基于处理器的系统、或其组合。在一些示例中，如图1中所示的，DIMM120-1至120-n可以包括相应的存储器管芯或装置120-1至120-n。存储器装置120-1至120-n可以包括各种类型的易失性和/或非易失性存储器。易失性存储器可以包括但不限于随机存取存储器（RAM）、动态RAM（D-RAM）、双倍数据速率同步动态RAM（DDRSDRAM）、静态随机存取存储器（SRAM）、晶闸管RAM（T-RAM）或零电容器RAM（Z-RAM）。非易失性存储器可以包括但不限于非易失性类型的存储器（诸如字节或块可寻址的3维（3-D）交叉点存储器）。存储器装置120-1至120-n的这些块可寻址或可字节寻址非易失性类型的存储器可包括但不限于使用硫族化物相变材料（例如，硫族化物玻璃）的存储器、多阈值级NAND闪速存储器、NOR闪速存储器、单级或多级相变存储器（PCM）、电阻存储器、纳米线存储器、铁电晶体管随机存取存储器（FeTRAM）、结合忆阻器技术的磁阻随机存取存储器（MRAM）存储器、或自旋转移矩MRAM（STT-MRAM）、或上面的任何的组合、或其它非易失性存储器类型。根据一些示例，包括易失性和/或非易失性类型的存储器的存储器装置122-1至122-n可以根据多种存储器技术（诸如正开发的与DIMM关联的新技术，其包括但不限于DDR5（DDR版本5，当前由JEDEC讨论）、LPDDR5（LPDDR版本5，当前由JEDEC讨论）、HBM2（HBM版本2，当前由JEDEC讨论），和/或基于此类规范的衍生物或扩展的其它新技术）而操作。存储器装置122-1至122-n也可以根据其它存储器技术（诸如但不限于DDR4（双倍数据速率（DDR）版本4，由JEDEC在2012年9月公布初始规范）、LPDDR4（低功率双倍数据速率（LPDDR）版本4，JESD209-4，由JEDEC在2014年8月最初公布）、WIO2（宽I/O2（WideIO2），JESD229-2，由JEDEC在2014年8月最初公布）、HBM（高带宽存储器DRAM，JESD235，由JEDEC在2013年10月最初公布），和/或基于这些规范的衍生物或扩展的其它技术）而操作。根据一些示例，DIMM120-1至120-n可以被设计成用作注册的DIMM（RDIMM）、负载减少的DIMM（LRDIMM）、低功率DIMM（LPDIMM）、全缓冲的DIMM（FB-DIMM）、未缓冲的DIMM（UDIMM）、或小外形（smalloutline）（SODIMM）。示例不限于仅这些DIMM设计。在一些示例中，在DIMM120-1至120-n的存储器装置122-1至122-n可以包括易失性或非易失性存储器的类型的全部或组合。例如，在DIMM120-1的存储器装置122-1可以包括前侧或第一侧上的易失性存储器（例如，DRAM），并且可以包括背侧或第二侧上的非易失性存储器（例如，3D交叉点存储器）。在其它示例中，混合DIMM可以包括用于DIMM120-1的任一侧上的存储器装置122-1的非易失性和易失性类型的存储器的组合。在其它示例中，所有存储器装置122-1可以是易失性类型的存储器或非易失性类型的存储器。在一些示例中，多个通道可以与在DIMM上维持的存储器装置耦合，并且在一些示例中，分离的通道可以被布线到不同的非易失性/易失性类型和/或群组的存储器装置。例如，到包括非易失本文档来自技高网...

【技术保护点】
1.一种设备，包括：双列直插式存储器模块（DIMM）的第一侧上的存储器装置的电路，所述电路包括逻辑，所述逻辑的至少一部分包括硬件，所述逻辑用于：接收指示到所述目标存储器装置的第一命令/地址的命令/地址信号；基于所述存储器装置的短接引脚来确定要镜像所述命令/地址信号中指示的所述第一命令/地址；以及将所述第一命令/地址镜像到所述存储器装置，使得所述命令/地址信号中指示的所述第一命令/地址是到所述DIMM的第二侧上的存储器装置的第二命令/地址的镜像。

【技术特征摘要】
【国外来华专利技术】2016.03.05 US 62/304212;2016.09.15 US 15/2669911.一种设备，包括：双列直插式存储器模块（DIMM）的第一侧上的存储器装置的电路，所述电路包括逻辑，所述逻辑的至少一部分包括硬件，所述逻辑用于：接收指示到所述目标存储器装置的第一命令/地址的命令/地址信号；基于所述存储器装置的短接引脚来确定要镜像所述命令/地址信号中指示的所述第一命令/地址；以及将所述第一命令/地址镜像到所述存储器装置，使得所述命令/地址信号中指示的所述第一命令/地址是到所述DIMM的第二侧上的存储器装置的第二命令/地址的镜像。2.如权利要求1所述的设备，用于将所述第一命令/地址镜像到所述目标存储器装置的所述逻辑包括用于将到所述目标存储器装置的相应偶数编号的命令/地址与到所述目标存储器装置的相应下一更高奇数编号的命令/地址进行交换的逻辑。3.如权利要求1所述的设备，用于基于所述短接引脚来确定所述命令/地址信号中指示的所述第一命令/地址是所述第二命令/地址的所述镜像的所述逻辑包括用于确定所述短接引脚被连接到所述目标存储器装置的功率引脚的逻辑。4.如权利要求3所述的设备，所述功率引脚包括输出存储漏极功率电压（VDDQ）引脚。5.如权利要求1所述的设备，所述DIMM包括注册的DIMM（RDIMM）、低功率DIMM（LPDIMM）、负载减少的DIMM（LRDIMM）、全缓冲的DIMM（FB-DIMM）、未缓冲的DIMM（UDIMM）或小外形DIMM（SODIMM）。6.如权利要求1所述的设备，包括所述存储器装置，所述存储器装置将包括非易失性存储器或易失性存储器，其中所述易失性存储器包括动态随机存取存储器（DRAM）并且所述非易失性存储器包括三维交叉点存储器、使用硫族化物相变材料的存储器、多阈值级NAND闪速存储器、NOR闪速存储器、单级或多级相变存储器（PCM）、电阻存储器、奥式存储器、纳米线存储器、铁电晶体管随机存取存储器（FeTRAM）、结合忆阻器技术的磁阻随机存取存储器（MRAM）存储器，或自旋转移矩MRAM（STT-MRAM）。7.一种方法，包括：由双列直插式存储器模块（DIMM）的第一侧上的目标存储器装置处的电路来接收指示到所述目标存储器装置的第一命令/地址的命令/地址信号；基于所述目标存储器装置的短接引脚来确定要镜像所述命令/地址信号中指示的所述第一命令/地址；以及将所述第一命令/地址镜像到所述目标存储器装置，使得所述命令/地址信号中指示的所述第一命令/地址是到所述DIMM的第二侧上的非目标存储器装置的第二命令/地址的镜像。8.如权利要求7所述的方法，将所述第一命令/地址镜像到所述目标存储器装置包括将到所述目标存储器装置的相应偶数编号的命令/地址与到所述目标存储器装置的相应下一更高奇数编号的命令/地址进行交换。9.如权利要求7所述的方法，基于所述短接引脚来确定所述命令/地址信号中指示的所述第一命令/地址是所述第二命令/地址的所述镜像包括所述短接引脚被连接到所述目标存储器装置的功率引脚。10.如权利要求9所述的方法，所述功率引脚包括输出存储漏极功率电压（VDDQ）引脚。11.一种设备，包括用于执行权利要求7至10中任一项的所述方法的部件。12.一种设备，包括：双列直插式存储器模块（DIMM）的第一侧上的存储器装置的电路，所述电路包括逻辑，所述逻辑的至少一部分包括硬件，所述逻辑用于：接收命令/地址信号；基于所述存储器装置的短接引脚来确定由所述命令/地址信号指示的命令/地址逻辑是否已被反转；以及基于所述确定来解译由所述命令/地址信号指示的所述命令/地址逻辑。13.如权利要求12所述的设备，包括逻辑，所述逻辑用于基于所述短接引脚被连接到所述目标存储器装置的功率引脚，确定所述命令/地址信号指示所述命令/地址逻辑已被反转，其中所述功率引脚是输出存储漏极功率电压（VDDQ）引脚并且由所述命令/地址信号指示的所述命令/地址逻辑由所述DIMM的寄存器缓冲器的电路所反转了。14.如权利要求13所述的设备，所述DIMM包括注册的DIMM（RDIMM）、低功率DIMM（LPDIMM）、负载减少的DIMM（LRDIMM）...

【专利技术属性】
技术研发人员：G弗吉斯，KS拜因斯，B纳尔，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US