AD结果读出电路制造技术

本发明专利技术提供一种AD转换结果读出电路包括：读取检测电路(4)，当接收到来自串行外围接口主机(7)的命令的高阶位并判定为读出命令时使检测信号READ_ACT有效，当接收到命令全部并确定为读出命令时使发送许可信号RDATA_EN有效；时钟更改电路(5)，根据信号READ_ACT来输出内部寄存器值变更禁止信号READ_ACT_SYNC；AD转换结果用寄存器(2)，当来自AD转换器(1)的数据准备完毕信号DRDY有效、信号READ_ACT_SYNC无效时，导入AD转换结果；及数据发送电路(6)，当信号RDATA_EN有效时，将AD转换结果发送至串行外围接口主机(7)。根据本发明专利技术，能够减轻设计者的时序设计负担。而且，能够缓和对串行外围接口主机(7)所要求的性能。

【技术实现步骤摘要】
【国外来华专利技术】AD结果读出电路
本专利技术涉及一种从模数(Analog-to-Digital，AD)转换器读出AD转换结果的AD转换结果读出电路。
技术介绍
在现有的一般的Δ∑型AD转换器中，当通过串行外围接口(SerialPeripheralInterface，SPI)从中央处理器(CentralProcessingUnit，CPU)等读出AD转换结果时，必须以监视表示转换状态的DRDY信号并在检测到DRDY信号的下降后直到下一转换完毕的期间读出AD转换结果的方式设计SPI主机(参照非专利文献1、非专利文献2)。设置这种制约的原因在于，如果检测到DRDY信号的下降后由于其他处理而SPI主机的转换结果读出的时序延迟，则下一个AD转换结果的更新和从SPI主机的读出会发生冲突，从而导致所读出的AD转换结果成为不定值。进而，AD转换器中并未准备对AD转换结果成为不定值进行判定·确认的方法。因此，读出AD转换结果时绝不允许时序的延迟，构成作为外部装置的SPI主机的CPU的设计者必须进行极其严格的时间管理。现有技术文献非专利文献非专利文献1：“面向温度传感器的24位A/D转换器ADS1248”，日本德州仪器(TexasInstruments)股份有限公司，2011年，<http：//www.tij.co.jp/jp/lit/ds/symlink/ads1248.pdf>非专利文献2：“20μs稳定(settling)、250kSPS的24位∑-AADCAD7176-2”，模拟器件(AnalogDevices)股份有限公司，2012年，<http：//www.analog.com/media/jp/technical-documentation/data-sheets/AD7176-2_jp.pdf>
技术实现思路
专利技术所要解决的问题如上所述，以往，设计读出AD转换结果的SPI主机等外部装置的设计者必须进行严格的时间管理。因此，对设计者来说，时序设计负担大。而且，外部装置中必须选择处理能力有裕度的CPU。本专利技术是为了解决所述课题而成，目的在于减轻设计者的时序设计负担。而且，目的在于提供一种能够缓和对构成外部装置的CPU所要求的性能的AD转换结果读出电路。解决问题的技术手段本专利技术的AD转换结果读出电路的特征在于包括：检测电路，当接收到来自作为AD转换器的AD转换结果的发送目的地的外部装置的命令的高阶位并判定为读出命令时使检测信号有效，当接收到来自所述外部装置的命令全部并确定为读出命令时使发送许可信号有效；时钟更改电路，根据与所述外部装置的时钟同步的所述检测信号来输出与所述AD转换器的时钟同步的内部寄存器值变更禁止信号；第一AD转换结果用寄存器，当来自所述AD转换器的数据准备完毕信号有效、且所述内部寄存器值变更禁止信号无效时，导入所述AD转换器的AD转换结果；及数据发送电路，当所述发送许可信号有效时，从所述第一AD转换结果用寄存器读出AD转换结果并发送至所述外部装置。专利技术的效果根据本专利技术，通过设置检测电路、时钟更改电路、第一AD转换结果用寄存器及数据发送电路，能够不对外部装置给予特别制约地将AD转换结果发送至外部装置，因此能够减轻设计者的时序设计负担。而且，能够缓和对构成外部装置的CPU所要求的性能。附图说明图1是表示本专利技术的第一实施方式的AD转换结果读出电路的结构的框图。图2是对本专利技术的第一实施方式的AD转换结果读出电路的读取(READ)检测电路的动作进行说明的流程图。图3是对本专利技术的第一实施方式的AD转换结果读出电路的各部的动作进行说明的时序图。图4是表示本专利技术的第一实施方式的AD转换结果读出电路的时钟更改电路的结构例的框图。图5是对用于防止亚稳(metastable)状态的时序关系进行说明的时序图。图6是对用于防止亚稳状态的时序关系进行说明的时序图。图7是表示在现有的AD转换结果读出电路中提高了AD转换器侧的时钟频率时的动作的时序图。图8是对本专利技术的第二实施方式的AD转换结果读出电路的各部的动作进行说明的时序图。图9是表示本专利技术的第三实施方式的AD转换结果读出电路的结构的框图。具体实施方式[第一实施方式]以下，参照附图来说明本专利技术的实施方式。图1是表示本专利技术的第一实施方式的AD转换结果读出电路的结构的框图。本实施方式的AD转换结果读出电路包括：AD转换结果用寄存器2、AD转换结果用寄存器3，分别临时存放AD转换器(Analog-to-Digitalconverter，以下，ADC)1的AD转换结果；读取检测电路4，当接收到来自作为外部装置的SPI主机7的命令的高阶位并将其判定为读出命令时使检测信号有效，当接收到来自SPI主机7的命令全部并确定为读出命令时使发送许可信号有效；时钟更改电路5，根据与SPI主机7的时钟同步的检测信号来输出与ADC1的时钟同步的内部寄存器值变更禁止信号；及数据发送电路6，当发送许可信号有效时，从AD转换结果用寄存器2读出AD转换结果并发送至SPI主机7。另外，第一实施方式的AD转换结果读出电路具备两个AD转换结果用寄存器2、AD转换结果用寄存器3，但本专利技术中设置任一个即可，设置两个AD转换结果用寄存器并非必须的构成要件。接下来，针对AD转换结果读出电路的动作，首先使用图2、图3对仅使用了一个AD转换结果用寄存器2的动作的例子进行说明。图2是对读取检测电路4的动作进行说明的流程图，图3是对AD转换结果读出电路的各部的动作进行说明的时序图。本实施方式中，将ADC1的时钟设为CLK_REG，将包含CPU的SPI主机7的时钟设为SCLK。图1所示的AD转换结果读出电路的结构中，AD转换结果用寄存器2、AD转换结果用寄存器3和时钟更改电路5与CLK_REG同步地进行动作，读取检测电路4、时钟更改电路5及数据发送电路6与SCLK同步地进行动作。图3中，CS表示芯片选择(chipselect)信号，MOSI(主出从进(MasterOutSlaveIn))及MISO(主进从出(MasterInSlaveOut))表示SPI主机7的信号线，SCLK_INV表示时钟SCLK的反转信号，READ_ACT表示读出命令的检测信号，RDATA_EN表示AD转换结果的发送许可信号，READ_ACT_SYNC表示内部寄存器值变更禁止信号，DRDY表示ADC1的数据准备完毕信号，RESULT表示从ADC1输出的AD转换结果，RESULT_BUF表示存放在AD转换结果用寄存器3中的AD转换结果，RESULT_LATCH表示存放在AD转换结果用寄存器2中的AD转换结果。首先，若从包含CPU的SPI主机7经由信号线MOSI发送命令，则读取检测电路4在接收到命令的高阶3位的时间点(图2的步骤S1)，判定所述命令的高阶3位是否与RDATA*命令的高阶3位、即AD转换结果的读出命令的高阶3位一致(图2的步骤S2)。图3的例子中，C7～C5为命令的高阶3位，并在时刻t1的时间点进行了判定。以高阶3位进行判定的理由将在后文叙述。在来自SPI主机7的命令的高阶3位与读出命令的高阶3位一致的情况下(步骤S2中为是(Y))，读取检测电路4将检测信号READ_ACT设定为“1”(有效)(图2的步本文档来自技高网...

【技术保护点】
1.一种AD转换结果读出电路，其特征在于包括：检测电路，当接收到来自作为AD转换器的AD转换结果的发送目的地的外部装置的命令的高阶位并判定为所述命令是读出命令时使与所述外部装置的时钟同步的检测信号有效，当接收到来自所述外部装置的所述命令全部并确定为所述命令是所述读出命令时使发送许可信号有效；时钟更改电路，根据所述检测信号来输出与所述AD转换器的时钟同步的内部寄存器值变更禁止信号；第一AD转换结果用寄存器，当来自所述AD转换器的数据准备完毕信号有效、且所述内部寄存器值变更禁止信号无效时，导入所述AD转换器的所述AD转换结果；及数据发送电路，当所述发送许可信号有效时，从所述第一AD转换结果用寄存器读出所述AD转换结果并发送至所述外部装置。

【技术特征摘要】
【国外来华专利技术】2016.03.03 JP 2016-0406671.一种AD转换结果读出电路，其特征在于包括：检测电路，当接收到来自作为AD转换器的AD转换结果的发送目的地的外部装置的命令的高阶位并判定为所述命令是读出命令时使与所述外部装置的时钟同步的检测信号有效，当接收到来自所述外部装置的所述命令全部并确定为所述命令是所述读出命令时使发送许可信号有效；时钟更改电路，根据所述检测信号来输出与所述AD转换器的时钟同步的内部寄存器值变更禁止信号；第一AD转换结果用寄存器，当来自所述AD转换器的数据准备完毕信号有效、且所述内部寄存器值变更禁止信号无效时，导入所述AD转换器的所述AD转换结果；及数据发送电路，当所述发送许可信号有效时，从所述第一AD转换结果用寄存器读出所述AD转换结果并发送至所述外部装置。2.根据权利要求1所述的AD转换结果读出电路，其特征在于，所述AD转换结果读出电路中，进而包括：第二AD转换结果用寄存器，当来自所述AD转换器的数据准备完毕信号有效、且所述内部寄存器值变更禁止信号有效时，导入所述AD转换器的所述AD转换结果，且所述第一AD转换结果用寄存器在所述内部寄存器值变更禁止信号变得无效时，导入所述第二AD转换结果用寄存器的输出。3.根据权利要求1或2所述的AD转换结果读出电路，其特征在于，所述AD转换结果读出电路中，进而包括：第一识别数据用寄存器，当来自所述AD转换器的数据准备完毕信号有效、且所述内部寄存器值变更禁止信号无效时，从所述AD转换器导入与所述AD转换结果相关联的识别数据，且所述数据发...

【专利技术属性】
技术研发人员：栗林英毅，平山博文，
申请(专利权)人：阿自倍尓株式会社，
类型：发明
国别省市：日本,JP