一种数据高速缓存系统、方法和航天用电子设备技术方案

本发明专利技术公开了一种数据高速缓存系统、方法和航天用电子设备，该系统包括：FPGA和多片异步SRAM芯片，FPGA包括：多个数据接口、一个控制接口和一个地址接口，多个数据接口分别连接对应的异步SRAM芯片的数据信号输入输出接口，控制接口连接多片异步SRAM芯片的控制信号输入接口，地址接口连接多片异步SRAM芯片的地址信号输入接口；FPGA发出控制信号、地址信号和与异步SRAM芯片的数量对应的多组数据信号，根据控制信号和地址信号控制多组数据信号同时对应存储至多片异步SRAM芯片。在航天应用背景下，该系统采用多片异步SRAM芯片，大大提高了数据缓存速度，占用的FPGA资源非常小、FPGA软件设计简单，对FPGA器件性能依赖性较小、对FPGA其他功能的影响较小。

Data cache system, method and space electronic equipment

The invention discloses a data caching system, a method and an electronic equipment for aerospace. The system comprises a FPGA and a multi-chip asynchronous SRAM chip. The FPGA includes a plurality of data interfaces, a control interface and an address interface, and a plurality of data interfaces respectively connect the corresponding data signal input and output interfaces of the asynchronous SRAM chip. The control interface connects the control signal input interface of multiple asynchronous SRAM chips, and the address interface connects the address signal input interface of multiple asynchronous SRAM chips. The FPGA sends out control signals, address signals and multiple sets of data signals corresponding to the number of asynchronous SRAM chips, and controls multiple sets of data signals according to the control signals and address signals. At the same time, it corresponds to storing many asynchronous SRAM chips. Under the background of aerospace application, the system uses multiple asynchronous SRAM chips, which greatly improves the data buffer speed, occupies very little resources of the FPGA, and the design of the software of the FPGA is simple. It has little dependence on the performance of the devices of the FPGA and has little influence on other functions of the FPGA.

【技术实现步骤摘要】
一种数据高速缓存系统、方法和航天用电子设备
本专利技术涉及航天电子领域，特别涉及一种数据高速缓存系统、方法和航天用电子设备。
技术介绍
随着航天应用技术的迅速发展，高速采集单元被大面积应用于诸如通信卫星、遥感卫星等空间飞行器电子系统，而数据高速采集单元中宽带高速存储技术是一个关键的部分，其存储带宽决定了最高采集速度。另外当前航天电子应用设备对数据采集速度的需求正呈跨越式的提高，已从原来的数Msps到数十Msps(Megasamplespersecond“每秒1兆次采样，采样速度的单位”)级别大幅提升至几百Msps，因此当前航天电子应用设备对宽带高速存储技术有了更高需求。图1为现有航天用电子设备中应用的一种数据缓存方案，即以单独的FIFO(FirstinFirstout“先进先出存储器”)芯片作缓存载体。但由于缺乏宇航等级的FIFO芯片，该设计始终局限于低轨设计应用；而且FIFO芯片的缓存容量非常有限。图2为现有航天用电子设备中应用的另一种数据缓存方案，该方案利用高性能FPGA(Field-ProgrammableGateArray“现场可编程门阵列”)内部生成FIFO资源，用作高速数据存储，占用了FPGA内部的存储资源，消耗FPGA的实际可用资源，而且提供的缓存容量非常有限，往往不能满足设计要求。图3为现有航天用电子设备中应用的又一种数据缓存方案，利用DRAM(DynamicRandomAccessMemory“动态随机存取存储器”)芯片用作高速数据存储，DRAM尽管速度和容量都满足宽带缓冲要求，但硬件和软件设计都复杂、实现难度非常高，功耗大，需要占用大量的FPGA资源而对FPGA的依赖性高，通用性不强。概而言之，该实现方式不是通用性的航天电子产品工程实现的优选方案。
技术实现思路
本专利技术提供的一种数据高速缓存系统、方法和航天用电子设备，以解决或部分解决目前存储技术的带宽无法满足要求、存储深度较浅的问题。根据本专利技术的一个方面，提供了一种数据高速缓存系统，所述系统包括：FPGA和多片异步SRAM(StaticRandomAccessMemorsy“静态随机存储器”)芯片，所述FPGA包括：多个数据接口、一个控制接口和一个地址接口，多个所述数据接口分别连接对应的所述异步SRAM芯片的数据信号输入输出接口，所述控制接口连接多片所述异步SRAM芯片的控制信号输入接口，所述地址接口连接多片所述异步SRAM芯片的地址信号输入接口；所述FPGA发出控制信号、地址信号和与所述异步SRAM芯片的数量对应的多组数据信号，根据所述控制信号和地址信号控制多组所述数据信号同时对应存储至多片所述异步SRAM芯片。可选地，所述FPGA的多个所述数据接口与对应所述异步SRAM芯片的所述数据信号输入输出接口之间的数据线长度相等；所述FPGA的所述控制接口与每片所述异步SRAM芯片的控制信号输入接口之间的控制线长度相等；所述FPGA的所述地址接口与每片所述异步SRAM芯片的地址信号输入接口之间的地址线长度相等。可选地，所述FPGA发出控制信号、地址信号和与所述异步SRAM芯片的数量对应的多组数据信号，根据所述控制信号和地址信号控制多组所述数据信号同时对应存储至多片所述异步SRAM芯片包括：根据工程稳定性要求确定所述FPGA访问所述异步SRAM芯片的时钟周期；根据所述异步SRAM芯片正确接收所述数据信号、地址信号和控制信号的时间以及所述异步SRAM芯片的最短访问周期，确定所述异步SRAM芯片的延迟时间长度和写入时间长度；在所述FPGA的每个所述时钟周期的开始时间点处，输出控制信号、地址信号和多组数据信号；根据所述异步SRAM芯片的延迟时间长度和写入时间长度改变所述控制信号的电平状态，从而控制多组所述数据信号根据所述地址信号同时对应存储至多片所述异步SRAM芯片。可选地，所述根据所述异步SRAM芯片的延迟时间长度和写入时间长度改变所述控制信号的电平状态，从而控制多组所述数据信号根据所述地址信号同时对应存储至多片所述异步SRAM芯片包括：在所述FPGA的每个所述时钟周期内，从所述时钟周期的开始时间点处经过所述延迟时间长度后，将所述控制信号从高电平状态改为低电平状态，控制多组所述数据信号开始根据所述地址信号同时对应存储至多片所述异步SRAM芯片，经过所述写入时间长度后，将所述控制信号从低电平状态改为高电平状态，控制多组所述数据信号停止存储至多片所述异步SRAM芯片。根据本专利技术的另一个发面，提供了一种航天用电子设备，所述设备包括上述的数据高速缓存系统。根据本专利技术的另一个发面，提供了一种数据高速缓存方法，所述方法包括：将FPGA和多片异步SRAM芯片相连接，其中所述FPGA包括多个数据接口、一个控制接口和一个地址接口，多个所述数据接口分别连接对应的所述异步SRAM芯片的数据信号输入输出接口，所述控制接口通过控制线连接多片所述异步SRAM芯片的控制信号输入接口，所述地址接口通过地址线连接多片所述异步SRAM芯片的地址信号输入接口；使所述FPGA发出控制信号、地址信号和与所述异步SRAM芯片的数量对应的多组数据信号，根据所述控制信号和地址信号控制多组所述数据信号同时对应存储至多片所述异步SRAM芯片。可选地，所述FPGA的多个所述数据接口与对应所述异步SRAM芯片的所述数据信号输入输出接口之间的数据线长度相等；所述FPGA的所述控制接口与每片所述异步SRAM芯片的控制信号输入接口之间的控制线长度相等；所述FPGA的所述地址接口与每片所述异步SRAM芯片的地址信号输入接口之间的地址线长度相等。可选地，所述使所述FPGA发出控制信号、地址信号和与所述异步SRAM芯片的数量对应的多组数据信号，根据所述控制信号和地址信号控制多组所述数据信号同时对应存储至多片所述异步SRAM芯片包括：所述FPGA根据工程稳定性要求确定所述FPGA访问所述异步SRAM芯片的时钟周期；根据所述异步SRAM芯片正确接收所述数据信号和所述地址信号的时间以及所述异步SRAM芯片的最短访问周期，确定所述异步SRAM芯片的延迟时间长度和写入时间长度；所述FPGA在所述FPGA的每个所述时钟周期的开始时间点处，输出控制信号、地址信号和多组数据信号；所述FPGA根据所述异步SRAM芯片的延迟时间长度和写入时间长度改变所述控制信号的电平状态，从而控制多组所述数据信号根据所述地址信号同时对应存储至多片所述异步SRAM芯片。可选地，所述FPGA根据所述异步SRAM芯片的延迟时间长度和写入时间长度改变所述控制信号的电平状态，从而控制多组所述数据信号根据所述地址信号同时对应存储至多片所述异步SRAM芯片包括：所述FPGA在所述FPGA的每个所述时钟周期内，从所述时钟周期的开始时间点处经过所述延迟时间长度后，将所述控制信号从高电平状态改为低电平状态，控制多组所述数据信号开始根据所述地址信号同时对应存储至多片所述异步SRAM芯片，经过所述写入时间长度后，将所述控制信号从低电平状态改为高电平状态，控制多组所述数据信号停止存储至多片所述异步SRAM芯片。本专利技术实施例的有益效果是：在航天应用背景的前提下，异步SRAM芯片具有宇航高等级器件供货有保障的装机优势，并且相对于各种DRAM而言具有技术成熟、低功耗、控本文档来自技高网...

【技术保护点】
1.一种数据高速缓存系统，其特征在于，所述系统包括：FPGA和多片异步SRAM芯片，所述FPGA包括：多个数据接口、一个控制接口和一个地址接口，多个所述数据接口分别连接对应的所述异步SRAM芯片的数据信号输入输出接口，所述控制接口连接多片所述异步SRAM芯片的控制信号输入接口，所述地址接口连接多片所述异步SRAM芯片的地址信号输入接口；所述FPGA发出控制信号、地址信号和与所述异步SRAM芯片的数量对应的多组数据信号，根据所述控制信号和地址信号控制多组所述数据信号同时对应存储至多片所述异步SRAM芯片。

【技术特征摘要】
1.一种数据高速缓存系统，其特征在于，所述系统包括：FPGA和多片异步SRAM芯片，所述FPGA包括：多个数据接口、一个控制接口和一个地址接口，多个所述数据接口分别连接对应的所述异步SRAM芯片的数据信号输入输出接口，所述控制接口连接多片所述异步SRAM芯片的控制信号输入接口，所述地址接口连接多片所述异步SRAM芯片的地址信号输入接口；所述FPGA发出控制信号、地址信号和与所述异步SRAM芯片的数量对应的多组数据信号，根据所述控制信号和地址信号控制多组所述数据信号同时对应存储至多片所述异步SRAM芯片。2.如权利要求1所述的系统，其特征在于，所述FPGA的多个所述数据接口与对应所述异步SRAM芯片的所述数据信号输入输出接口之间的数据线长度相等；所述FPGA的所述控制接口与每片所述异步SRAM芯片的控制信号输入接口之间的控制线长度相等；所述FPGA的所述地址接口与每片所述异步SRAM芯片的地址信号输入接口之间的地址线长度相等。3.如权利要求1所述的系统，其特征在于，所述FPGA发出控制信号、地址信号和与所述异步SRAM芯片的数量对应的多组数据信号，根据所述控制信号和地址信号控制多组所述数据信号同时对应存储至多片所述异步SRAM芯片包括：所述FPGA根据工程稳定性要求确定访问所述异步SRAM芯片的时钟周期；根据所述异步SRAM芯片正确接收所述数据信号、地址信号和控制信号的时间以及所述异步SRAM芯片的最短访问周期，确定所述异步SRAM芯片的延迟时间长度和写入时间长度；所述FPGA在每个所述时钟周期的开始时间点处，输出控制信号、地址信号和多组数据信号；所述FPGA根据所述异步SRAM芯片的延迟时间长度和写入时间长度改变所述控制信号的电平状态，从而控制多组所述数据信号根据所述地址信号同时对应存储至多片所述异步SRAM芯片。4.如权利要求3所述的系统，其特征在于，所述FPGA根据所述异步SRAM芯片的延迟时间长度和写入时间长度改变所述控制信号的电平状态，从而控制多组所述数据信号根据所述地址信号同时对应存储至多片所述异步SRAM芯片包括：所述FPGA在每个所述时钟周期内，从所述时钟周期的开始时间点处经过所述延迟时间长度后，将所述控制信号从高电平状态改为低电平状态，控制多组所述数据信号开始根据所述地址信号同时对应存储至多片所述异步SRAM芯片，经过所述写入时间长度后，将所述控制信号从低电平状态改为高电平状态，控制多组所述数据信号停止存储至多片所述异步SRAM芯片。5.一种航天用电子设备，其特征在于，所述设备包括如权利...

【专利技术属性】
技术研发人员：翁振兴，
申请(专利权)人：中国电子科技集团公司第三十六研究所，
类型：发明
国别省市：浙江,33