一种高稳定性的低压差线性稳压器制造技术

一种高稳定性的低压差线性稳压器，属于电子电路技术领域。包括误差放大器、第一电阻、第二电阻、输出级、保护电路、密勒电容、第二PMOS管、第一电流源和第二电流源，本发明专利技术不含片外电容，减小了电路面积，节约了成本；通过内部的小电容进行密勒补偿稳定了LDO，在输入电压Vin和输出级之间还加入了抗浪涌保护电路，提高了电路的可靠性；输出级采用第一PMOS管，使其输出电压相对输入电压有较高裕度，在第一PMOS管上方加入用于隔离输入电压的第一NMOS管，增大了电路的电源抑制比PSRR；误差放大器EA采用Class‑AB输入级交叉耦合差分放大器提高了转换速率。

A high stability low dropout linear regulator

The utility model relates to a high stability low dropout differential linear regulator, which belongs to the technical field of electronic circuits. Including error amplifier, first resistor, second resistor, output stage, protection circuit, Miller capacitor, second PMOS tube, first current source and second current source, the invention does not contain Out-of-chip capacitor, reduces circuit area and saves cost; LDO is stabilized by Miller compensation through small internal capacitor, and LDO is stabilized at input voltage Vin and second current source. The anti-surge protection circuit is added between the output stages to improve the reliability of the circuit; the output stage uses the first PMOS tube to make its output voltage have a higher margin relative to the input voltage; the first NMOS tube to isolate the input voltage is added above the first PMOS tube to increase the power rejection ratio of the circuit to PSRR; and the error amplifier EA is adopted. The conversion rate is improved by using the Class AB input stage cross coupled differential amplifier.

【技术实现步骤摘要】
一种高稳定性的低压差线性稳压器
本专利技术涉及电子电路技术，具体涉及一种无片外电容的高稳定性的低压差线性稳压器LDO电路。
技术介绍
低压差线性稳压器(LDO)具有低压差、低功耗、低噪声、占用芯片面积小等特点，在CMOS集成电路，尤其是低功耗电路设计中得到了广泛的应用。而普通的LDO在重载情况下会使得误差放大器模块的输出极点和主极点相聚太近，从而容易导致电路不稳定。通常情况下的解决方案是接片外电容以实现频率补偿，但是片外电容的使用为整体电路的设计带来了许多不便，例如增大了电路面积、增加了成本且不利于集成；而无片外电容的LDO又存在摆率受限和电源抑制比PSRR不够等问题。
技术实现思路
针对上述传统的包括片外电容的LDO电路面积较大，而无片外电容的LDO在摆率和电源抑制比方面的问题，本专利技术提出一种低压差线性稳压器LDO电路，没有片外电容，利用内部的小电容进行密勒补偿稳定LDO，另外还加入了抗浪涌的保护电路，提高了电路的可靠性。本专利技术的技术方案为：一种高稳定性的低压差线性稳压器，包括误差放大器EA、第一电阻R1、第二电阻R2和输出级，所述输出级的输出端作为所述低压差线性稳压器的输出端，第一电阻R1和第二电阻R2串联并接在所述低压差线性稳压器的输出端和地之间，其串联点连接所述误差放大器EA的反相输入端；所述误差放大器EA的同相输入端连接基准电压VREF；所述低压差线性稳压器还包括保护电路、密勒电容Cm、第二PMOS管MP2、第一电流源I1和第二电流源I2，第二PMOS管MP2的栅极连接所述误差放大器EA的输出端，其源极连接所述输出级的输入端并通过第一电流源I1后连接输入电压Vin，其漏极通过第二电流源I2后接地；密勒电容Cm连接在第二PMOS管MP2的漏极和所述低压差线性稳压器的输出端之间；所述保护电路包括第三PMOS管MP3、二极管D1、第二电容C2和第四电阻R4，第三PMOS管MP3的源极连接二极管D1的阴极和第四电阻R4的一端并连接输入电压Vin，其栅极连接二极管D1的阳极和第四电阻R4的另一端并通过第二电容C2后接地，其漏极连接所述输出级的输入端。具体的，所述输出级包括第一PMOS管MP1，第一PMOS管MP1的栅极作为所述输出级的输入端，其漏极作为所述输出级的输出端；所述低压差线性稳压器还包括第一NMOS管MN1、第一电容C1和第三电阻R3，第一NMOS管MN1的源极连接第一PMOS管MP1的源极，其栅极连接第三电阻R3的一端和第一电容C1的一端，其漏极连接第三电阻R3的另一端并连接输入电压Vin；第一电容C1的另一端接地。具体的，所述误差放大器EA包括第二NMOS管M1、第三NMOS管M2、第四NMOS管M3、第五NMOS管M4、第六NMOS管M11、第七NMOS管M12、第八NMOS管M15、第九NMOS管M16、第四PMOS管M5、第五PMOS管M6、第六PMOS管M7、第七PMOS管M8、第八PMOS管M9、第九PMOS管M10、第十PMOS管M13、第十一PMOS管M14、第三电流源I3和第四电流源I4，第二NMOS管M1的栅极连接第三NMOS管M2的栅极并作为所述误差放大器EA的反相输入端，其源极连接第四PMOS管M5的源极，其漏极连接第三NMOS管M2和第五NMOS管M4的漏极以及第八PMOS管M9和第十PMOS管M13的源极；第五PMOS管M6的栅极连接第四PMOS管M5的栅极和漏极并通过第三电流源I3后接地，其源极连接第四NMOS管M3的源极，其漏极接地；第五NMOS管M4的栅极连接第四NMOS管M3的栅极并作为所述误差放大器EA的同相输入端，其源极连接第七PMOS管M8的源极；第六PMOS管M7的栅极连接第七PMOS管M8的栅极和漏极并通过第四电流源I4后接地，其源极连接第三NMOS管M2的源极，其漏极连接第八NMOS管M15的栅极、第六NMOS管M11的栅极和漏极；第九PMOS管M10的栅漏短接并连接第十一PMOS管M14的栅极和第四NMOS管M3的漏极，其源极连接第十PMOS管M13的栅极、第八PMOS管M9的栅极和漏极；第十一PMOS管M14的源极连接第十PMOS管M13的漏极，其漏极连接第八NMOS管M15的漏极并作为所述误差放大器EA的输出端；第七NMOS管M12的栅漏短接并连接第九NMOS管M16的栅极和第六NMOS管M11的源极，其源极接地；第九NMOS管M16的漏极连接第八NMOS管M15的源极，其源极接地。本专利技术的有益效果为：本专利技术不含片外电容，减小了电路面积，节约了成本；通过内部的小电容进行密勒补偿稳定了LDO，在电路中还加入了抗浪涌保护电路，提高了电路的可靠性；一些实施例中利用PMOS管(第一PMOS管MP1)的输出级与NMOS管(MN1)级联提高了电路的电源抑制比PSRR，误差放大器EA采用Class-AB输入级交叉耦合差分放大器提高了转换速率。附图说明图1是本专利技术提出的一种高稳定性的低压差线性稳压器的整体电路示意图。图2是实施例中给出的误差放大器EA的一种实现电路结构图。图3是本专利技术中电池浪涌的保护电路的结构示意图。图4是本专利技术提出的一种高稳定性的低压差线性稳压器的具体电路示意图。具体实施方式下面结合具体实施例和附图详细描述本专利技术。本专利技术提出的一种高稳定性的低压差线性稳压器如图1所示，包括误差放大器EA、第一电阻R1、第二电阻R2、输出级、保护电路、密勒电容Cm、第二PMOS管MP2、第一电流源I1和第二电流源I2，其中第一电阻R1和第二电阻R2组成反馈网络，将LDO的输出电压分压后反馈回误差放大器EA的反相输入端，误差放大器EA的同相输入端连接基准电压VREF；第二PMOS管MP2用于频率补偿，其栅极连接误差放大器EA的输出端，其源极连接输出级的输入端并通过第一电流源I1后连接输入电压Vin，其漏极通过第二电流源I2后接地；输出级的输出端作为低压差线性稳压器的输出端，将输出电压Vout输出；密勒电容Cm连接在第二PMOS管MP2的漏极和低压差线性稳压器的输出端之间，输入电压Vin作为电路的电源电压。Iload为负载电流、Cd为负责电容，RESR为负载电阻。输出电压Vout经过第一电阻R1和第二电阻R2构成的反馈网络分压反馈到误差放大器EA的反相输入端，当输出电压Vout变高时，误差放大器EA的输出变高，第二PMOS管MP2的源端变高，输出级栅源电压或栅漏电压(输出级为PMOS管时，PMOS管漏极作为LDO的输出端，则PMOS管的栅源电压减小；输出级为NMOS管时，NMOS管的源极作为LDO的输出端，则NMOS管的栅漏电压减小)，使得输出电压Vout变低，实现了环路的稳定。输出级采用PMOS管可以输出与电源电压差更小的电压，使其输出电压相对输入电压Vin有较高裕度，如图1所示，一些实施例中输出级包括第一PMOS管MP1，第一PMOS管MP1的栅极作为输出级的输入端，其漏极作为输出级的输出端。但是PMOS管会使电路的电源抑制比PSRR比较差，因此电路中加入了折叠共源共栅结构Cascode的第一NMOS管MN1将第一PMOS管MP1与输入电压Vin隔离，提高了电路的电源抑制比PSRR，第一NMOS管MN1栅端的第三电阻R3和第一电容C1构成RC滤波器本文档来自技高网...

【技术保护点】
1.一种高稳定性的低压差线性稳压器，包括误差放大器(EA)、第一电阻(R1)、第二电阻(R2)和输出级，所述输出级的输出端作为所述低压差线性稳压器的输出端，第一电阻(R1)和第二电阻(R2)串联并接在所述低压差线性稳压器的输出端和地之间，其串联点连接所述误差放大器(EA)的反相输入端；所述误差放大器(EA)的同相输入端连接基准电压(VREF)；其特征在于，所述低压差线性稳压器还包括保护电路、密勒电容(Cm)、第二PMOS管(MP2)、第一电流源(I1)和第二电流源(I2)，第二PMOS管(MP2)的栅极连接所述误差放大器(EA)的输出端，其源极连接所述输出级的输入端并通过第一电流源(I1)后连接输入电压(Vin)，其漏极通过第二电流源(I2)后接地；密勒电容(Cm)连接在第二PMOS管(MP2)的漏极和所述低压差线性稳压器的输出端之间；所述保护电路包括第三PMOS管(MP3)、二极管(D1)、第二电容(C2)和第四电阻(R4)，第三PMOS管(MP3)的源极连接二极管(D1)的阴极和第四电阻(R4)的一端并连接输入电压(Vin)，其栅极连接二极管(D1)的阳极和第四电阻(R4)的另一端并通过第二电容(C2)后接地，其漏极连接所述输出级的输入端。...

【技术特征摘要】
1.一种高稳定性的低压差线性稳压器，包括误差放大器(EA)、第一电阻(R1)、第二电阻(R2)和输出级，所述输出级的输出端作为所述低压差线性稳压器的输出端，第一电阻(R1)和第二电阻(R2)串联并接在所述低压差线性稳压器的输出端和地之间，其串联点连接所述误差放大器(EA)的反相输入端；所述误差放大器(EA)的同相输入端连接基准电压(VREF)；其特征在于，所述低压差线性稳压器还包括保护电路、密勒电容(Cm)、第二PMOS管(MP2)、第一电流源(I1)和第二电流源(I2)，第二PMOS管(MP2)的栅极连接所述误差放大器(EA)的输出端，其源极连接所述输出级的输入端并通过第一电流源(I1)后连接输入电压(Vin)，其漏极通过第二电流源(I2)后接地；密勒电容(Cm)连接在第二PMOS管(MP2)的漏极和所述低压差线性稳压器的输出端之间；所述保护电路包括第三PMOS管(MP3)、二极管(D1)、第二电容(C2)和第四电阻(R4)，第三PMOS管(MP3)的源极连接二极管(D1)的阴极和第四电阻(R4)的一端并连接输入电压(Vin)，其栅极连接二极管(D1)的阳极和第四电阻(R4)的另一端并通过第二电容(C2)后接地，其漏极连接所述输出级的输入端。2.根据权利要求1所述的高稳定性的低压差线性稳压器，其特征在于，所述输出级包括第一PMOS管(MP1)，第一PMOS管(MP1)的栅极作为所述输出级的输入端，其漏极作为所述输出级的输出端；所述低压差线性稳压器还包括第一NMOS管(MN1)、第一电容(C1)和第三电阻(R3)，第一NMOS管(MN1)的源极连接第一PMOS管(MP1)的源极，其栅极连接第三电阻(R3)的一端和第一电容(C1)的一端，其漏极连接第三电阻(R3)的另一端并连接输入电压(Vin)；第一电容(C1)的另一端接地。3.根据权利要求1所述的高稳定性的低压差线性稳压器，其特征在于，所述误差放大器(EA)包括第二NMOS管(M1)、第三NMOS管(M2)、...

【专利技术属性】
技术研发人员：李泽宏，赵念，张成发，熊涵风，罗仕麟，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川,51