LDO和POR的复用电路制造技术

本发明专利技术提供一种LDO和POR的复用电路，涉及电子电路技术领域。所述LDO和POR的复用电路包括一放大器电路及一施密特触发器，所述放大器电路包括第一MOS晶体管、第二MOS晶体管、第三MOS晶体管、及第四MOS晶体管，所述第一MOS晶体管连接所述第二MOS晶体管，所述第二MOS晶体管连接所述第三MOS晶体管、连接第五MOS晶体管、及连接所述施密特触发器，所述第三MOS晶体管连接所述第四MOS晶体管，所述第四MOS晶体管通过电阻连接所述第五MOS晶体管。本发明专利技术可以进一步降低LDO电路的功耗，整合LDO和POR电路中的共用部分来降低芯片面积。

Multiplexing circuits for LDO and POR

The invention provides a multiplexing circuit for LDO and POR, which relates to the technical field of electronic circuits. The multiplexing circuit of LDO and POR includes an amplifier circuit and a Schmidt trigger. The amplifier circuit includes a first MOS transistor, a second MOS transistor, a third MOS transistor and a fourth MOS transistor. The first MOS transistor connects the second MOS transistor and the second MOS transistor connects the third MOS transistor. A transistor, a connection to the fifth MOS transistor, and a connection to the Schmitt trigger, a third MOS transistor connected to the fourth MOS transistor, and a fourth MOS transistor connected to the fifth MOS transistor through resistance. The invention can further reduce the power consumption of the LDO circuit and integrate the common parts of the LDO and POR circuits to reduce the chip area.

【技术实现步骤摘要】
LDO和POR的复用电路
本专利技术涉及电子电路
，尤其是一种LDO和POR的复用电路。
技术介绍
在大规模的数模混合信号集成电路芯片的设计中，由于芯片中存在大量的控制寄存器、状态寄存器等数字单元，当系统刚接入电源时，这些单元的状态是不确定的。这些不确定的状态可能引起芯片的误动作，影响芯片可靠性和稳定性。因此，需要有一种电路，该电路能在系统上电的过程中，为芯片提供一个全局复位信号，确保芯片能从确定的状态启动，该电路就是上电复位电路(PoweronReset，简称POR)。对于一些混合信号集成电路，往往采用低压差线性稳压器(lowdropoutregulator，LDO)为数字部分提供低电源电压。系统电源从上电到稳定状态，大概需要毫秒量级的延迟时间，而LDO需要在供电电压达到一定值时才能输出，对于一些具有较大片外负载电容的LDO，其输出VDD从0至稳定状态，也需要一定的延时时间。数字单元大约在LDO的输出VDD高于稳定值的70％时正常工作。复位信号需要在数字电路开始工作之后提供，一般需要维持两个周期以上，才能实现有效的复位。对于一些在低频时钟下工作的电路，往往需要提供长时间的复位信号，才能保证有效的复位。因此，POR的设计需要合适的复位电压点，合适的复位有效脉宽，且要与上电快慢无关。现有的串联型LDO结构如图1所示，其包括放大器、1个N型金属(metal)—氧化物(oxide)—半导体(semiconductor)场效应晶体管(MOS晶体管)M1和两个电阻。由于复反馈的作用，Vf被钳制在Vref，Vout＝Vf*(R1+R2)/R2。当输出电压Vout变大时，反馈信号Vf也变大，因此放大器的输出信号变小，Id变小，使得输出电压Vout变大，从而达到反馈环路稳定输出电压的作用。反之，当LDO的输出电压Vout变小时，反馈信号Vf也变小，因此放大器的输出变大，Id变大，使得输出电压Vout变大。现有的POR原理结构如图2所示，其包括比较器，施密特触发器，采样电路和参考电路。当VDD小于互补金属氧化物半导体(ComplementaryMetal-Oxide-SemiconductorTransistor，CMOS)的阈值电压Vth1时，比较器和施密特触发器不能正常工作，处于关闭状态，此时POR为低电平。当Vdd继续上升时，Vref可以正常工作。V2＝VDD*R2/(R1+R2)，随着VDD的增大而增大。在V2小于Vref，也就是Vt2之前，POR输出都为高电平。当V2超过Vref时，POR降为低电平。这样，在VDD上升过程中就有了一个脉冲电平来给后面的数字电路复位。在图2中，加入施密特触发器的目的是防止VDD非单调性的上升，防止其在比较器阈值附近的波动，进而影响输出POR波形。如果采用电压放大器，则一般会采用多级放大器，电流放大器与之相比，只是用了电流镜电路，功耗更低；如果不采用复用的机构，那么LDO和POR模块各自都需要一个参考源，采样模块，比较器，从而需要的电子元件较多。
技术实现思路
鉴于以上内容，有必要提供一种需要的电子元件较少的LDO和POR的复用电路。本实施方式提供一种LDO和POR的复用电路，包括一放大器电路及一施密特触发器，所述放大器电路包括第一MOS晶体管、第二MOS晶体管、第三MOS晶体管、及第四MOS晶体管，所述第一MOS晶体管连接所述第二MOS晶体管，所述第二MOS晶体管连接所述第三MOS晶体管、连接第五MOS晶体管、及连接所述施密特触发器，所述第三MOS晶体管连接所述第四MOS晶体管，所述第四MOS晶体管连接所述第五MOS晶体管。优选地，所述第三MOS晶体管、所述第四MOS晶体管、及所述第五MOS晶体管均为N型MOS晶体管。优选地，所述施密特触发器为正相施密特触发器。优选地，所述第一MOS晶体管的栅极和所述第二MOS晶体管的栅极相连，所述第一MOS晶体管的栅极、所述第二MOS晶体管的栅极、及所述第一MOS晶体管的漏极相连，所述第一MOS晶体管的源极和所述第二MOS晶体管的源极连接电源电压。优选地，所述第二MOS晶体管的漏极与所述第三MOS晶体管的漏极相连而形成公共节点，所述第三MOS晶体管M2的源极接地，所述公共节点连接所述施密特触发器的输入端。优选地，所述公共节点连接所述第五MOS晶体管的栅极，所述第五MOS晶体管的漏极连接电源电压，所述第五MOS晶体管的源极连接电阻的一端，所述电阻的另一端连接一相交节点。优选地，所述第三MOS晶体管的栅极与所述第四MOS晶体管的栅极连接所述相交节点，所述相交节点连接所述第四MOS晶体管的漏极。与现有技术相比，在上述LDO和POR的复用电路中，通过使用电流放大器的LDO模块相较于电压比较器能够大大降低功耗，进而提高RFID标签的接收距离；将LDO模块和POR模块相复用，可以省去POR模块中所需要的参考源、采样电路和比较器模块，这样就可以减少芯片的面积，降低制造成本。附图说明图1是现有技术中的串联型LDO模块的电路图。图2是现有技术中的POR模块的电路图。图3是本专利技术LDO和POR的复用电路中的施密特触发器的输出电压和输入电压的关系图。图4是本专利技术LDO和POR的复用电路的一较佳实施方式的G点电压和输入电压的关系图。图5是本专利技术LDO和POR的复用电路的一第一实施方式的电路图。图6是本专利技术LDO和POR的复用电路的一第二实施方式的电路图。主要元件符号说明如下具体实施方式将结合上述附图进一步说明本专利技术。具体实施方式为使本专利技术实施方式的目的、技术方案和优点更加清楚，下面将结合本专利技术实施方式中的附图，对本专利技术实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式是本专利技术一部分实施方式，而不是全部的实施方式。基于本专利技术中的实施方式，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施方式，都属于本专利技术保护的范围。因此，以下对在附图中提供的本专利技术的实施方式的详细描述并非旨在限制要求保护的本专利技术的范围，而是仅仅表示本专利技术的选定实施方式。基于本专利技术中的实施方式，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施方式，都属于本专利技术保护的范围。在本专利技术中，除非另有明确的规定和限定，术语“相连”、“连接”等术语应做广义理解，例如，可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本专利技术中的具体含义。此外，术语“第一”、“第二”、“第三”、“第四”、“第五”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”、“第四”、“第五”的特征可以明示或者隐含地包括一个或者更多个该特征。在本专利技术的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。请参阅图3-5，本专利技术的一较佳实施方式提供一种LDO和POR的复用电路。具体地，参阅图5，本专利技术的第一实施例的LDO和POR的复用电路中，包括一放大器电路(未标号)、一施密特触发器(未标号)。其中，所述施密特触发器为正相施密特触发器。所述放大器电路包括多个MOS晶体管。在本实本文档来自技高网...

【技术保护点】
1.一种LDO和POR的复用电路，其特征在于：包括一放大器电路及一施密特触发器，所述放大器电路包括第一MOS晶体管、第二MOS晶体管、第三MOS晶体管、及第四MOS晶体管，所述第一MOS晶体管连接所述第二MOS晶体管，所述第二MOS晶体管连接所述第三MOS晶体管、连接第五MOS晶体管、及连接所述施密特触发器，所述第三MOS晶体管连接所述第四MOS晶体管，所述第四MOS晶体管连接所述第五MOS晶体管。

【技术特征摘要】
1.一种LDO和POR的复用电路，其特征在于：包括一放大器电路及一施密特触发器，所述放大器电路包括第一MOS晶体管、第二MOS晶体管、第三MOS晶体管、及第四MOS晶体管，所述第一MOS晶体管连接所述第二MOS晶体管，所述第二MOS晶体管连接所述第三MOS晶体管、连接第五MOS晶体管、及连接所述施密特触发器，所述第三MOS晶体管连接所述第四MOS晶体管，所述第四MOS晶体管连接所述第五MOS晶体管。2.如权利要求1所述的LDO和POR的LDO和POR的复用电路，其特征在于：所述第三MOS晶体管、所述第四MOS晶体管、及所述第五MOS晶体管均为N型MOS晶体管。3.如权利要求1或2所述的LDO和POR的复用电路，其特征在于：所述施密特触发器为正相施密特触发器。4.如权利要求1或2所述的LDO和POR的复用电路，其特征在于：所述第一MOS晶体管的栅极和所述第二MOS晶体...

【专利技术属性】
技术研发人员：苏奎任，高城，莫冰，郭建平，
申请(专利权)人：思力科深圳电子科技有限公司，
类型：发明
国别省市：广东,44